第4章 组合逻辑电路 湘潭大学 数字电路基础.pptVIP

第4章 组合逻辑电路 4.1 概述 4.2 组合逻辑电路的分析和设计方法 4.2.1组合逻辑电路的分析方法 4.2.2组合逻辑电路的设计方法 4.2.1组合逻辑电路的分析方法 所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程一般按下列步骤进行：  ① 根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 ② 根据输出函数表达式列出真值表。  ③ 用文字概括出电路的逻辑功能。 解：1.由逻辑图，写函数式： 2.化简得： 3.列真值表： 例4.2.2 4.3若干常用的组合逻辑电路 4.3.1编码器 4.3.2译码器 4.3.3数据选择器 4.3.4加法器 4.3.5数值比较器 4.3.1编码器（Encoder） 二、优先编码器 优先编码器：允许同时在n个输入端有多个输入信号有效，编码器按输入线编号的大小来排列优先级，只对同时输入的多个信号中优先权最高的一个进行编码。 以8线-3线优先编码器74HC148为例说明 8线-3线优先编码器74HC148 上图所示虚线框内输出的逻辑表达式 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器 4.3.5 数值比较器 1、一位数值比较器 2、多位数值比较器 如图所示是4位数码比较器74LS85的逻辑图。 4.4 组合逻辑电路中的竞争—冒险现象 4.4.2检查竞争—冒险的方法 4.4.3 消除竞争—冒险的方法 作业 4.3 4.4 4.8 4.9 4.10 4.13 半加器：逻辑图 半加器：逻辑符号 CO A B S CO A B S CO b、全加器 既考虑本位又考虑来自低位的进位将两个对应位的加数和来自低位的进位3个数相加，称为全加。实现全加运算的电路叫全加器。 全加器真值表 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 CO S B A CI 输出 输入 0 1 0 1 1 1 0 1 0 0 10 11 01 00 AB CI S: 1 1 1 0 1 0 1 0 0 0 10 11 01 00 AB CI CO: 根据函数式可得到其全加器的电路如右图(a)，其图形符号见右图(b)。 2、多位加法器 a、串行进位加法器 两个多位数相加时每一位都是带进位相加的，因而必须使用全加器。只要依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，就可以构成多位加法器。 其缺点就是运算速度慢。 右图是4位加法器，也称为串行进位加法器（或称为行波进位加法器 b、超前进位加法器 通过逻辑电路事先得出每一位全加器的进位输入信号，从而减小或消除由于进位信号逐级传递所消耗的时间，有效地提高了运算的速度。 超前进位产生原理： 若定义 Ai Bi为进位生成函数Gi，同时将(Ai +Bi)定义为进位传递函数Pi，则有： 展开得： 从真值表得到第i 位和（Si）的函数式为： 分析一下第1 位的逻辑功能： 3、用加法器设计组合逻辑电路 特别适用于要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的情况。 例4.3.7 设计一个将BCD的8421码变换成余3码。 解： 8421码与余3码的关系为： Y3Y2Y1Y0=DCBA+0011 用一片74LS283便可实现。 数码比较器类型（两类）： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类问题较简单，主要讨论第二类比较器。 比较大小的规则（三条）： 1. 先从高位比起,高位大的，数值一定大； 2. 若高位相等,则需再比较低位数， 最终结果由低位的比较结果决定； 3. 比较结果应有三个标志： A=B AB AB 数码 比较器 ?? A ?? B E(equal:A=B) 数码比较器示意图： S(small:AB) L(large:AB) 0 0 0 0 设计： A=a 输入 B=b 真值表 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 （同或运算） 根据真值表写出逻辑式： 画出逻辑图: A B Y(AB)=AB′ Y(A=B)=A⊙B Y(AB)=AB A=A3A2A1A0 输入： B=B3B2B1B0 比较规则： 自高而低， 逐位比较。 输出： Y(A=B) Y(AB) Y(AB) 比较四位数码： I(A