第4章 组合逻辑电路.pptVIP

4.4 若干典型组合逻辑集成电路 4.4.5 算术运算电路 3. 减法运算 为了用加法器实现减法，先分析两种不同的情况。 0 1 0 1 1 1 1 0 + 1 0 0 1 0 1 B反 B补 A–B≥0时，补码相加进位信号为1，其反=0，表示正数，正数的补码与原码相同。 ①.A －B≥ 0的情况 设：A=0101，B=0001 0 0 0 1 1 0 1 0 + 1 0 0 1 1 0 B反 B补 A–B0时，补码相加进位信号为0，其反=1，表示负数，负数的补码再求补得到原码。 ②.A －B 0的情况 设：A=0001，B=0101 再求补 0100 4.4 若干典型组合逻辑集成电路 4.4.5 算术运算电路 3. 减法运算 104 4位补码减法电路如图a B求反 +1 对结果求补电路如图b 补码加进位为1，其反=0，正数，正数补码即原码。 D3D2D1D0=D’3D’2D’1D’0 + 0000+0=D’3D’2D’1D’0 补码加进位为0，其反=1，负数，再求补得到原码。 用74283实现减法电路如图。 1 0 0 1 +1 4 组合逻辑电路小结 4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.4.1编码器 （CD4532,8线3位） 4.4.2译码器/数据分配器（74x138、74HC4511，7段显示） 4.4.3数据选择器（74HC151，8选1） 4.4.4 数值比较器（74HC85，4位比较器） 4.4.5 算术运算电路（74x283，超前4位加法器） 作业 4.1.4 4.2.7 4.4.6 4.4.19 4.4.32 4.4 若干典型组合逻辑集成电路 4.4.2 译码器/数据分配器 例4.4.6 由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。 当H7H6H5H4=0000时，片(0) 其译码输出a～g全为0，使得驱动的数码管(0)熄灭，小时高位具有零熄灭功能。 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 ③ 锁存使能输入LE ——上升沿有效。 在 的条件下，当LE=0，译码输出随输入变化而变化；当LE从0跳变到1，当前输入码被锁存，译码输出只取决锁存器的内容，而与输入无关。 4.4 若干典型组合逻辑集成电路 4.4.2 译码器/数据分配器 单片机 D3 D2 D1 D0 +5V 1 1 0 0 0 1 0 1 0 0 0 0 A2 A1 A0 I0 I1 . . . I7 Y 1. 数据选择器的定义与功能 数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。 数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。 4.4 若干典型组合逻辑集成电路 4.4.3 数据选择器 分析8选1数据选择器 A2 A1 A0 =000，Y =I0 A2 A1 A0 =001，Y =I1 … A2 A1 A0 =111，Y =I7 1. 数据选择器的定义与功能 506 4选1数据选择器 4.4 若干典型组合逻辑集成电路 输入I0I1I2I3； 输出Y； 控制变量S1S0 ； 使能端E， E=1，Y=0 ； E=0使能。 使能有效后输出表达式为： 2n路MUX输出表达式： d 0 E S1 1 d 0 0 0 0 0 1 0 1 S0 Y 0 1 0 1 I0 I1 I2 I3 功能表 4.4.3 数据选择器 ≥1 E S0 S1 I0 E S0 S1 I1 E S0 S1 I2 E S0 S1 I3 Y 2. 集成电路数据选择器 8选1数据选择器 74HC151 4.4 若干典型组合逻辑集成电路 使能有效后输出表达式为： D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 74HC151逻辑符号 输入 输出 S2 S1 S0 Y 1 × × × 0 0 0 0 0 D0 0 0 0 1