《计算机组成原理》19-CPU02.pptVIP

例如：设CPU内有下列部件：PC,IR,SP,AC,MAR,MDR和CU（控制单元） 要求：1）写出完成间址寻址的取数指令 LDA @X 的信息流。 （将某主存单元的内容取至AC中） 解： 1）取指周期：PC 送 MAR 送 地址总线 PC + 1 送 PC CU 发 读内存命令 数据 送 数据总线 送 MDR 送 IR // 指令送入IR 指令操作码部分 OP(IR) 送 CU 2）间址周期：指令地址码部分 送 MAR 送 地址总线 CU 发 读内存命令 数据 送 数据总线 送 MDR // 操作数地址送入MDR 3）执行周期：MDR 送 MAR 送 地址总线 CU 发 读内存命令 数据 送 数据总线 送 MDR 送 AC // 操作数送入AC 8.2.2 指令周期的数据流 　 例如：设CPU内有下列部件：PC,IR,SP,AC,MAR,MDR和CU（控制单元） 要求：2）写出中断周期的信息流。 解： 2）在中断周期内需将程序断点（在PC中）保存起来，通常把断点存 入堆栈。（假设进栈操作是先修改堆栈指针，后存入数据） CU 发 修改堆栈指针命令 (SP) – 1 送 SP, 送 MAR 送 地址总线 PC 送 MDR CU 发 写内存命令， MDR 送 数据总线 写入 存储单元 CU 送 新程序地址 给 PC SP SP 断点 SP 8.2.2 指令周期的数据流 　 断 点 PC 新地址 PC 1、取指周期数据流 MDR CU MAR PC IR 存储器 CPU 地址总线 数据总线 控制总线 IR +1 8.2.2 指令周期的数据流 　 2、间址周期数据流 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC IR 存储器 MDR 8.2.2 指令周期的数据流 　 3、执行周期数据流（不同的指令的数据流不同） 4、中断周期数据流 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC 存储器 8.2.2 指令周期的数据流 　 8.2.2 指令周期的数据流 – 控制信号　 PC IR AC CU 时钟 ALU … … … 控制信号 标志 控制 信号 C0 C1 C2 C3 C4 取指周期 例：ADD @ X 取指周期的控制信号发送顺序：C0、C1、读、C2、C3、C4 PC IR CU 1、 CPU 内部不采用 总线的方式 PC PC PC M D R M A R M D R M A R PC IR AC CU 时钟 ALU … … … 控制信号 标志 控制 信号 M D R M A R C1 C2 C3 C5 例：ADD @ X 间址周期的控制信号发送顺序：C5、C1、读、C2、C3 IR M D R M D R M A R 1、 CPU 内部不采用 总线的方式 8.2.2 指令周期的数据流 – 控制信号　 PC IR AC CU 时钟 ALU … … … 控制信号 标志 控制 信号 M D R M A R C1 C2 C5 例：ADD @ X 执行周期的控制信号发送顺序：C5、C1、读、C2、C67、加、C8 C7 C6 C8 AC ALU … 控制 信号 M D R M A R M D R 1、 CPU 内部不采用 总线的方式 8.2.2 指令周期的数据流 – 控制信号　 例：ADD @ X 取指周期 2. CPU 内部采用 总线方式（output 输出 input 输入） 8.2.2 指令周期的数据流 – 控制信号　 CPU 林楠 办公室：211 办公电话：0371 电子邮件：linnan@zzu.edu.cn 《 计算机组成原理 》 系 统 总 线 存储器 运算器 控制器