数字电子技术课稿.ppt

数字电子技术 触发器是构成时序逻辑电路的基本逻辑部件。 ? 它有两个稳定的状态：0状态和1状态； ? 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和 T ′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。 触发器 1 RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 信号输出端，Q=0、 Q=1的状态称0状态，Q=1、 Q=0的状态称1状态， (1)基本RS触发器(RS锁存器） 工作原理 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 0 1 1 不变 1 0 0 0 1 1 0 0 不定 ？ 0 1 0 1 0 1 1 1 不变 功能表 基本RS触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。 2、逻辑功能的描述 （1）状态转换真值表 以Qn表示初态，Qn+1表示次态，列出真值表叫状态转换真值表。 （2）特征方程 以Qn作为变量，和R、S一起决定着次态Qn+1，由此得到Qn+1逻辑表达式： （3）时序图 反映输入信号和输出状态之间对应关系的工作波形图。它可以直观地表达输出与输入之间在时间上的关系。 R S Q Q 置1 置0 置1 置1 置1 保持 不允许 应用 构成各种不同功能的集成触发器 防抖动（消振）电路，如图所示。 CP＝0时，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。 (2) 同步RS触发器（钟控） 功能表 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。 主要特点 波形图 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 不变 不变 不变 不定 置1 置0 置1 3.同步RS触发器存在的问题：空翻现象 前面介绍的触发器，在讲述逻辑功能及画波形图时，均没考虑在时钟脉冲期间，控制端的输入信号发生变化。如果输入信号发生变化，会产生什么现象呢？ 设触发器的初始状态Q =0，在CP=1期间，S=1、R=0，触发器翻转为Q=1、 =0；但由于CP脉冲的宽度较宽，S、R又发生了变化，成为S=0、R=1，触发器又翻转回Q=0的状态。称为空翻现象。如图所示。 2 D触发器 CＰ=0时触发器状态保持不变。ＣＰ=1时，根据同步RS触发器的逻辑功能可知，如果D=0，则R=1，S=0，触发器置0；如果D=1，则R=0，S=1，触发器置1。 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。 CP=1期间有效 ３ JK触发器 工作原理 （1）接收输入信号的过程。 CP=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定。但由于CP=0，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。 0 1 0 1 （2）输出信号过程 当CP下降沿到来时，即CP由1变为0时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在CP=1期间接收的内容被存储起来。同时，由于CP由0变为1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的输出状态决定。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。 逻辑功能分析 功能表 波形图 真值表 电路的逻辑功能 由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0 。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。 逻辑图 逻辑表达式 例4： 最简与或表达式 真值表 电路的逻辑功能 由真值表可知，当3个输入变量A、B、C表示的二