数电教案ch06-3.ppt

(3)时序图 TC=CET?Q3Q2Q1Q0 74LVC161逻辑功能表 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L × × × × × × × × L L L L L H L × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 * H H L × × × × × × 保 持 * H H × L × × × × × 保 持 * H H H H ↑ × × × × 计 数 * CR的作用？ PE的作用？ 设法跳过16?9=7个状态 1 1 CP 例 用74LVC161构成九进制加计数器。 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 … ……. 8 1 0 0 0 9 1 0 0 1 … …… 15 1 1 1 1 (a) 反馈清零法：利用异步置零输入端，在M进制计数器的 计数过程中，跳过M-N个状态，得到N进制计数器的方法。 (4）应用 1 工作波形 状态图 1 1 CP 1 1 1 CP 1 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 … ……. 8 1 0 0 0 9 1 0 0 1 … …… 15 1 1 1 1 (b) 反馈置数法:利用同步置数端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法。 利用同步置数端构成九进制计数器 采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。 CP QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 … ……. 7 0 1 1 1 8 0 1 1 1 9 1 0 0 0 … …… 15 1 1 1 1 1 1 CP 1 1 1 1 Q3 Q2 Q1 Q0 1 1 0 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 此处说明电压电流等为什麽用相量形式. * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * 6.5 若干典型的时序逻辑集成电路 6.5.1 寄存器和移位寄存器 6.5.2 计数器 6.5 若干典型的时序逻辑集成电路 1、 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 8位CMOS寄存器74HC374 脉冲边沿敏感的寄存器 8位CMOS寄存器74HC/HCT374 1 1 1 1 1 1 0 1 1 1 8位CMOS寄存器74LV374 高阻 H H ↑ H 高阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输出 内部触发器 输 入 工作模式 2、 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (1) 基本移位寄存器 （a）电路 串行数据输入端 串行数据输出端 并行数据输出端 D3=Qn2 D1=Q0n D0=DSI Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Qn1 Q3n+1 =D3 = Qn2 写出激励方程： 写出状态方程： (b). 工作原理 D2=Qn1 D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 FF0 FF1 FF2 FF3 1CP 后 2CP 后 3CP 后 4CP 后 1 1 0 1 1 Q0n+1=DSI Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 1011 DSI 从高位开始输入