单元15时序逻辑电路.docVIP

第十六单元 时序逻辑电路 （8学时——第49～56学时） 主要内容：时序逻辑电路的分析与设计 教学重点：时序逻辑电路的分析与设计方法 教学难点：时序逻辑电路的设计 教学方法：启发式教学、探究式教学 教学手段：实验、理论、实际应用相结合 第一部分 知识点 （1）时钟方程CP0=CP1=CP2=CP 输出方程 驱动方程、， 、， 、 （2）状态方程 将J、K代入JK触发器特征方程得各触发器状态方程： 、 、 （3）计算得到状态表 现 态 次 态 输 出 Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 （4）画状态图及时序图 （5）逻辑功能 这是一个有六个工作状态的同步工作电路，属Moore型电路。 （6）有效态和无效态 有效态：被利用的状态； 有效循环：由效态形成的循环（如上图中的循环a）； 无效态：未被利用的状态； 无效循环：无效态形成的循环（如上图中的b循环）； 能自启动：虽存在无效态，但它们未形成循环，能够回到有效状态； 不能自启动：无效态之间形成无效循环，无法回到有效状态。 本电路存在无效循环，电路不能自启动。 三、时序电路的设计 1、设计的一般步骤 （1）根据给定条件要求，确定逻辑变量、状态数目，建立原始状态图； （2）合并等价状态（输入相同时、输出相同且转换的状态也相同的状态叫等价状态），得最简状态图； （3）用最少位数的二进制码表示状态，得到编码后的状态图； （4）选择触发器，求时钟方程、输出方程（一般利用卡诺图）、状态方程（一般用卡诺图）； （5）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程； （6）作逻辑电路图 （7）将无效态带入状态方程，检查电路能否自启动，若不能自启动，应从新设计或利用触发器的预置端强行将无效态预置到有效态。 2、设计举例 例1：设计一串行数据检测电路。要求：连续输入3个或3个以上1时输出为1，否则为0。 （1）根据给定条件要求，确定逻辑变量、建立原始状态图 用X表示输入、Y表示输出，可用4个状态S0、S1、S2、S3表示电路不同状态，其中，S0表示初态，S1、S2、S3分别表示连续输入1个1、2个1、3个及3个以上1时电路的状态，得到原始状态图： （2）合并等价状态，得最简状态图显然S2、S3等价 （3）用最少位数的二进制码表示状态，得到编码后的状态图 三个状态可用两位二进制编码表示：分别用00、01、11来表示S0、S1、S2 （4）选择触发器，求时钟方程、输出方程、状态方程 选用J、K触发器 利用次态卡诺图得到状态方程：Q1n+1＝XQ0n Q0 n+1＝X（5）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程 变换Q1n+1、Q0 n+1，使之与一致： （加上了约束项——为了式子简单。不加也行） 比较得驱动方程： J1=XQ0n ，J0=X 、K0= （6）作逻辑电路图 （7）将无效态带入状态方程，检查电路能否自启动 将无效状态10代入输出方程Y=Q1nQ0n和状态方程Q1n+1＝XQ0n 、 Q0 n+1＝X ，得到： 例2：设计一时序电路，实现下图所示的状态图： （1）选择触发器，求时钟方程、输出方程、状态方程 选用3个CP上升沿触发（也可选择下降沿触发）的D触发器。 让三者同步工作（也可异步工作），则：CP0=CP1= CP2=CP。 利用卡诺图得到输出方程： 利用次态卡诺图得到状态方程： （2）变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程 D触发器特征方程为 变换Q2n+1、Q1n+1、Q0 n+1，使之与一致： 则 （3）作逻辑电路图 参见教材P262图5.1.20。 （4）将无效态带入状态方程，检查电路能否自启动 当P=0时，有100、101、110、111四个无效状态，分别带入输出方程及状态方程，得到： 电路能自启动。 设计完毕。 计数器是记录数据的电路，这种电路一般只有计数脉冲CP信号，很少有另外的输入信号，Moore型时序电路，且电路主要组成单元是时钟触发器。 计数器分类 以3位（模8、M=8）计数器为例进行设计。 ①计数器方框图及状态图 ②选择触发器，求时钟方程、输出方程、状态方程 选择3个后沿触发的JK触发器。 计数器同步工作，所以CP0= CP1= CP