第六章时序逻辑电路-5第六时序逻辑电路-5第六章时序逻辑电路-5第六章时序逻辑电路-5.pptVIP

第六章 时序逻辑电路 表6.5.14 T213 接线表 Q3 ? R4 Q2 Q3 Q3 Q3 Q2 ? R3 Q1 Q2 Q2 Q3 Q1 Q3 Q3 Q1 Q2 Q2 Q1 ? R2 Q0 Q1 Q0 Q2 Q0 Q1 Q0 Q0 Q1 Q0 Q0 0 R1 15 14 13 12 11 10 9 7 6 5 3 2，4，8，16 模长 节目录 标题区 R为模长控制输入端，与Q相连.但是构成16,8,4,2进制时只需R1R2R3R4=0即可。 四、移存型计数器（同步计数器） 1.概述（以n级移存型计数器为例） 2.分析与设计 ( i=2,3, …,n) = Q i n+1 Q i-1 n = ？ Q 1 n+1 Qn+1= JiQn + KiQn i i i = Qn ( Qn + Qn ) i-1 i i Qn+1= D i i = Qn i-1 ( i=2,3, …,n) 节目录 标题区 对于JK型： 对于D型： 即只需设计第一级的激励 图6.5.25 移存型计数器的一般结构 Fn Fn-1 F2 F1 … 组合逻辑 CP 节目录 标题区 例 6.5.6 试用DFF设计 M=6的移存型计数器。 解 (1)选用3个触发器。 (2)列综合表。 (3)求激励函数（略） (4)作电路图（略） 从2n个状态中按移存规律找出所需的M个状态。