数字钟课程设计.pptVIP

数字钟课程设计 系统设计框图 电源部分 振荡时钟 分频电路 60进制计数器 24进制计数器 数码管驱动 校时、校分电路 * 该设计用的是9v 的电池，经过7805把电压降到5V 供电路板上的集成块 和数码管使用。图中所标的VCC就是电源+5V； 数字电路中的时钟是由振荡器产生的，振荡器为数字钟提供了10ms 的基准信号，典型的振荡器是555定时器实现的多谐振荡器如图所示。 通过调节R11 可以控制555产生频率的的精度。 这是由两片74ls161连接成的100进制计数器 他们都是工作在置数方式，因为161为异步置数所以当输出端为1001的时候在下一个脉冲的上升沿置数（0），再将两片级联就形成了100进制计数器。把555产生的10ms变为1s的脉冲输送到个位161的脉冲输入端。 这是由两片74ls161连接成的60进制计数器 他们都是工作在置数方式，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。当输出端为0101的时候在下个时钟的上升沿把数据置数成0000 这样就形成了6进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。 24进制计数器的个位也是用置数法连接成了十进制计数器。74ls00的两个输入引脚接到了十位的Q1和个位的Q2 上输出引脚接到了电路板上所有161芯片的Rest端。也就是说当十位为0010个位为0100的时候（24）使所有161复位归0。完成24进制计数。 数码管驱动电路时由CD4511组成，它能将161输出的标准BCD码变换成驱动七段数码管所需的信号。上面的200欧电阻是为数码管限流用的，防止由于电流太大损坏4511 通过按键把分钟或者小时的个位的CLK端拉低由此产生一个模拟CLK脉冲。使得分钟和小时分别加1实现相应的校时功能。 *