本章目录4.1主存储器处于全机中心地位4.2主存储器分类4.3.ppt

本章目录 4.1主存储器处于全机中心地位 4.2主存储器分类 4.3主存储器的主要技术指标 4.4主存储器的基本操作 4.5读／写存储器(即随机存储器(RAM)) 4.6非易失性半导体存储器 4.7DRAM的研制与发展 4.8半导体存储器的组成与控制 4.9多体交叉存储器 本章学习目标 l掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。 l掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。 l了解半导体存储器的组成和控制、多体交叉存储器间。 4.1 主存储器处于全机中心地位 存储器作用： 当前计算机正在执行的程序和数据均存放在存储器中. DMA技术和输入/输出技术,在存储器与输入/输出系统之间直接传送数据 共享存储器的多处理机,利用存储器存放共享数据,并实现处理机之间的通信 4.2 主存储器的分类 RAM(随机存储器) 静态 RAM 动态 DRAM ROM(只读存储器) PROM(可编程序的只读存储器) EPROM (可擦除可编程序的只读存储器) EEPROM(可用电擦除的可编程序的只读存储器) Flash M: 快闪存储器（可以整块擦除，也可局部擦除） 4.2 主存储器的主要技术指标 （1）易失性 （2）只读性 （3）位容量 （4）功耗 （5）速度 （6）价格 （7）可靠性 主存储器的主要技术指标Ⅰ 容量 计算机可寻址的最小单位是一个存储字 一个存储字所包括的二进制位数称为字长 一个字节为8个二进制位 一个字可以由若干字节组成 有些计算机可以按“字节”寻址,这种机器称为“字节可寻址”计算机 容量=主存储器存储单元总数×存储字长 主存储器的主要技术指标Ⅱ 存储器存取时间(Memory Access Time) 启动一次存储器操作到完成该操作所经历的时间 存储周期(Memory Cycle Time) 连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间 说明： 通常存储周期略大于存取时间 具有合适价格的主存储器能提供信息的速度总跟不上CPU的处理速度 4.4主存储器的基本操作 读操作：存储器→CPU CPU把信息字的地址送到AR,经地址总线送往主存储器. CPU发读(Read)命令. CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已读出经数据总线,送入DR 写操作：CPU→存储器 CPU把信息字的地址送到AR，经地址总线送往主存储器,并将信息字送往DR. CPU发写(Write)命令. CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已从DR经数据总线写入主存储器 4.5 随机读写存储器（RAM） 4.5.1 静态RAM 4.5.2 动态RAM 4.5.1 静态SRAM 1．基本存储电路单元（六管静态存储电路） 2 静态RAM的结构 3．SRAM芯片实例 常用典型的SRAM芯片有6116、6264、62256等。 静态存储器的主要技术参数Ⅰ 读周期 地址读数时间 片选读时间 片选禁止到输出的传输延迟时间 地址对片选的建立时间 静态存储器的主要技术参数Ⅱ 写周期 地址对写允许WE的建立时间 地址对写允许WE的保持时间 片选对写控制的建立时间 片选对写控制的保持时间 输入数据对写允许的建立时间 数据对写允许的保持时间 最小写允许宽度 读出恢复时间 写允许到输出的传输延迟 4.5.2 动态RAM  1．动态RAM的存储单元（单管动态存储电路） 16K?1动态存储器框图 16K?1动态存储器框图说明 16K=214 地址码为14位,为了减少封装引脚数,地址码分两批(每批7位)送至存储器.先送行地址,后送列地址. 16K位存储单元矩阵由两个64?128阵列组成.读出信号保留在读出放大器中. 读出时,读出放大器又使相应的存储单元的存储信息自动恢复(重写),所以读出放大器还用作再生放大器. 再生: 通过电容的充电来保存信息,但漏电阻的存在,其电荷会逐渐漏掉,从而使存储的信息丢失.因此,必须在电荷漏掉以前就进行充电,这充电过程称为再生,或称为刷新. 读出过程就能使信息得以恢复,由于每列都有读出放大器,因此只要依次改变行地址,轮流对存储矩阵的每一行的所有单元同时进行读出,当把所有行全部读出一遍,就完成了再生 DRAM芯片逻辑(16M位) 16M位DRAM结构： 动态存储器的工作方式 读工作方式 写工作方式 读-改写工作方式 在一个RAS周期内，先读出某一单元内容，然后再把新数据改写进该单元。 页面工作方式 保持RAS为低，改变列地址，实现对某一行的读写 减少两次输入地址带来的访问延迟,访问速度提高2到