数字电子技术作者初玲第23次课时序逻辑电路的设计课案.pptVIP

* 1、同步时序逻辑电路的设计方法。 2、异步时序逻辑电路的设计方法。 23.1 同步时序逻辑电路的设计方法 设计关键： 根据设计要求 →确定状态转换的规律 →求出各触发器的驱动方程 设计步骤： （先简单介绍，通过以下的举例后，再进行总结，特别再点出设计关键） 1．根据设计要求，设定逻辑状态，确定触发器数目和类型。画出状态转换图。 2．状态化简 前提：保证满足逻辑功能要求 方法：将等价状态（多余的重复状态）合并为一个状态。 3．状态分配，列出状态转换编码表 通常采用自然二进制数进行编码。N为电路的状态数。 每个触发器表示一位二进制数，因此，触发器的数目n可按下式确定: 2n≥N2n–1 4．画状态转换卡诺图，求出状态方程、输出方程 选择触发器的类型（一般可选JKF/F或DF/F，由于JK触发器使用比较灵活，因此，在设计中多选用JK触发器。） 将状态方程和触发器的特性方程进行比较→驱动方程。 5．根据驱动方程和输出方程画逻辑图。 6．检查电路有无自启动能力。 如设计的电路存在无效状态时，应检查电路进入无效状态后，能否在时钟脉冲作用下自动返回有效状态工作。如能回到有效状态，则电路有自启动能力；如不能，则需修改设计，使电路具有自启动能力。 二、 同步时序逻辑电路的设计举例 掌握一种方法，需要通过一定的举例、做练习。因此本节内容的学习方法：课堂上听懂方法、步骤、关键点，再通过