串行通信电路的设计概要.doc

串行通信电路的设计 1串行通信电路 1.1设计目的 （1）掌握串行通信电路的构成、原理与设计方法； （2）熟悉QuartusII的仿真方法。 1.2基本要求 （1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出； （2）并行输出端的8bit寄存器； （3）收方数据是否已准备好指示输出端2）串行发/收端口FIFO缓存； （3）发/收方奇偶校验位生成/检测； （4）其他。 经过对数字电子技术基础一的学习，掌握了一些理论上的知识。而课程设计正好帮我们好好的整理和实践了这些知识。 目录 课程设计任务书 I 数字电子技术 课程设计成绩评定表 III 中文摘要 IV 1 设计任务描述 1 1.1设计题目：串行通信电路 1 1.2设计要求： 1 1.2.1设计目的： 1 1.2.2基本要求： 1 1.2.3发挥部分： 1 2 设计思路 2 3设计方框图 3 4 各部分电路设计及调试 4 4.1并行数据加密 4 4.2加密数据并行变串行模块 4 4.3串行变并行电路设计 5 4.4解密电路 6 4.5数据输出电路 7 5 串行通信电路过程分析 8 5.1串行通信电路的总电路图 8 5.2电路图的工作过程分析 8 5.2.1并行数据加密工作过程分析 8 5.2.2数据变换为串行数据电路工作过程分析 9 5.2.3串行变并行电路的工作过程分析 9 5.2.4解密电路电路的工作过程分析 10 5.25输出电路的工作过程分析 10 6 元器件清单 12 7 主要元器件介绍 13 小结 16 致谢 17 参考文献 18 附录A 串行通信总电路 19  1 设计任务描述 1.1设计题目：串行通信电路 1.2设计要求： 1.2.1设计目的： （1）掌握串行通信电路的构成、原理与设计方法； （2）熟悉QuartusII的仿真方法。 1.2.2基本要求： （1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出（2）并行输出端的8bit寄存器； （3）收方数据是否已准备好指示输出端。 （1） 2 设计思路 根据此次课程设计的目的，串行通信电路是将8bit的并行数据通过加密等过程，进行串行输送，在进行解码和串行数据变并行数据，最后输出。 我的设计思路就是：（1）加密模块：将八位数据通过八位加法器使要传送的数据同时加上一个数，而这个数是通过两片计数器组成的时钟电路实现的，并且此时钟电路不断的对输入数据进行加法运算，实现数据的加密计算。（2）并行变串行：并行变串行是通过数据选择器使八位的加密数据通过74151实现数据的串行传送，从而实现电路的功能。（3）串行数据变并行数据的电路设计思路是，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。（4）解密模块：解密电路是利用时钟电路和加法器。不过，是将加法器的CIN端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。（5）数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。控制寄存器的脉冲实现数据的输出。 以上为串行通信电路的设计思路。 3设计方框图 4 各部分电路设计及调试 4.1并行数据加密 数据加密模块设计如图4.1所示： 图4.1 数据加密模块的设计思路是：利用八位加法器和两片74161组成的多位计数器，不断的在输入数据上加数，进而达到对输入数据进行加密的效果，使并行数据能够加密后输出。 4.2加密数据并行变串行模块 并行变串行模块设计如图4.所示：图4. 并行变串行电路设计主要利用了74151 数据分配器和 74161 计数器完成。数据分配器将八位加法器加密过的八位数据，依次分配，进而达到串行传输的目的。具体过程是将74161 设置重置端，当计数器计数到七的时候，重置端有效，将并行数据按 DO,D1,D2,D3,D4,D5,D6,D7的顺序串行从Y输出。 4.3串行变并行电路设计 串行数据变并行数据的电路设计思路是，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据