数字电子技术基础王友仁等第5章时序逻辑电路20101201课件教学.pptVIP

5.1 概述 5.2 时序逻辑电路分析 5.3 时序逻辑电路设计 5.4 典型中规模时序电路 本章小结 The End 74LS192构成5进制加法计数器 法二、利用计数输出触发异步清零端 逻辑电路图 状态转换图 74LS192构成5进制加法计数器 方法一：利用计数器输出触发异步预置数端 逻辑电路图 状态转换图 74LS192构成任意进制减法计数器 例5.4.6 试用74LS192构成5进制减法计数器，有必要可外加部分门电路，计数器的初始状态不限。 逻辑电路图 状态转换图 多片74LS192级联 例5.4.7 利用2片74LS192级联构成100进制加/减计数器，并画出逻辑电路图。 逻辑电路图 二－五－十进制集成计数器74LS290 符号图 结构图 二－五－十进制集成计数器74LS290 功能表 符号图 ①引脚简介 ②异步预置9功能 ③异步清零功能 ④工作方式选择 二－五－十进制集成计数器74LS290 例5.4.8 74LS290构成8421码10进制计数器 逻辑电路图 状态转换图 例5.4.9 74LS290构成5421码10进制计数器 逻辑电路图 状态转换图 本章主要内容 时序逻辑电路分析 时序逻辑电路设计 部分中规模集成器件 学习方法 状态转换图 状态编码 例5.3.4 异步7进制计数器设计 时钟方程 次态卡诺图 例5.3.4 异步7进制计数器设计 1 状态方程 3 驱动方程 2 JK触发器表达形式 例5.3.4 异步7进制计数器设计 逻辑电路图 状态转换图 例5.3.4 异步7进制计数器设计 5.4.1 寄存器和移位寄存器 存储数码的部件称数码寄存器，简称为寄存器，同时能实现数码移位的寄存器称为移位寄存器。它们的共同之处是都具有接收、暂存和传送数码的功能 。 本节将介绍4位数据寄存器74LS175和4位双向移位寄存器74LS194。 4位并行输入输出寄存器74LS175 74LS175逻辑图 4位并行输入输出寄存器74LS175 74LS175符号图 74LS175功能表 4位双向移位寄存器74LS194 N位移位寄存器结构示意框图 移位寄存器是具有移位功能的寄存器，它的主要功能是将寄存器中某时刻所存的全部二进制数码，在下一个时刻到来瞬间，移至紧邻的左一位或右一位寄存器中。在实际应用中能起到从并转串的作用。 4位双向移位寄存器74LS194 74LS194符号图 74LS194是4位双向移位寄存器，能根据需要将数码左移，也能将数码右移。同时还具有并行预置数、清零等辅助功能，能较好的满足实际应用需要。在应用中也可根据具体情况选用8位类似的移位寄存器。 4位双向移位寄存器74LS194 74LS194的功能表 例5.4.1 图为一个分频器电路，设电路初态为1111。试画出电路的状态转换图，求输出最低位和时钟信号之间的频率倍数关系。 图5.4.7 例5.4.1逻辑电路图 例5.4.1 移位寄存器74LS194应用举例 逻辑图 例5.4.1 移位寄存器74LS194应用举例 状态转换图 5.4.2 计数器 （1）计数器的概念 （2）同步计数器和异步计数器 （3）计数器的模 （4）计数器输出码制 （5）加法或减法计数器 （6）加/减法可逆计数器 （7）单时钟双时钟计数器 四位二进制同步加法计数器74LSl61 符号图 状态转换图 四位二进制同步加法计数器74LSl61 符号图 功能表 四位二进制同步加法计数器74LSl61 符号图 74LS161输出及进位时序图 四位二进制同步加法计数器74LSl61 符号图 ①引脚简介 ②输出数据说明 ③异步清零功能 ④同步预置数功能 ⑤进位输出功能 ⑥工作方式选择 计数器74LSl61和74LSl61的异同 74LS160是一个四位二进制BCD码加法计数器，输出的是8421BCD码（以下简单称BCD码），也称为10进制计数器。 74LS161是一个四位二进制加法计数器，也称16进制计数器。其输出从0000到1111自动循环计数。 除了上述计数的模不一样外，74LS160和74LS161在引脚、功能、工作方式等各方面都一样，可一起介绍和学习。 计数器74LSl60/1构成任意进制计数器 74LS160是10进制计数器，74LS161是16进制计数器。 但在实际应用过程中可能需要构成其它进制计数器，比如7进制、360进制等。 其构成方法主要分为计数器模小于单个器件计数范围和计数器