数字电子技术基础王友仁等第8章半导体存储器20101201课件教学.pptVIP

8.1 概述 8.2 只读存储器 8.3 随机存储器 8.4 顺序存储器 PPT研究院 POWERPOINT ACADEMY * * 4MOS管动态存储单元 VT1和VT2均是N沟道增强型MOS管，栅极和漏极交叉相连。栅极电容C1和C2 （虚线表示不是真的电容）上存储的电荷数决定存储单元的存储状态，C1和C2上的电压又反过来控制着VT1和VT2的导通或截止，VT3和VT4是存储单元字线的门控管，控制Q和 端的高、低电平是否传递到位线B和 上。 没有双稳态触发器的自保持功能，加上电容的漏电，Q端输出的高电平不能保证 端输出稳定的低电平，因此DRAM无法保持信息。 C1充电，且电压大于VT1的开启电压，C2没有充电，则VT1导通、VT2截止，则uC1=1、 uC2=0，此状态称为存储单元的0状态。反之，VT1截止、VT2导通的状态称作存储单元的1状态。 ⑴ 预充电 在预充脉冲有效的时间内，将位线上的分布电容 CB 和 充至高电平状态，预充脉冲消失后，位线上的高电平能在短时间内由分布电容CB和 维持。 4MOS管动态存储单元 ⑵ 读出 X和Y同时为高电平，门控管VT3、VT4、VT7、VT8均导通。 预充电是能够将栅电容中存储的状态可靠传递到位线的保障 。读出过程就是将存储单元的状态读到位线上，再将位线上的状态通过导通的VT7和VT8管子传送到数据输出端D和 ，直到I/O。 4MOS管动态存储单元 ⑶ 写入 当X、Y同时为高电平时，门控管VT3、VT4、VT7、VT8均导通，输入数据通过读/写控制电路加到D和 端，通过VT7和VT8传到位线B和 上，再经过VT3和VT4管将数据写入到C1和C2上。 4MOS管动态存储单元 ⑷ 刷新 在DRAM的使用过程中，必须及时地向保存1的那些存储单元补充电荷，以维持信息的存在。 对一块DRAM芯片进行刷新的操作过程：将所有Y线置0，然后使第1行的X线为1，其它为0，对该行的所有单元进行一次读/写，即刷新一次，接下来使第2行的X线为1，其它为0，刷新第2行，直到最后一行，再重复上述过程。 通常，栅极电容电荷的自然保持时间在2ms以上，所以存储器各行全部刷新一次的时间要小于2ms。 4MOS管动态存储单元 3MOS管动态存储单元 单MOS管动态存储单元 由一只MOS管VT和一个与其源极相连的电容C组成，利用电容C存储电荷的原理来记忆信息1和0（此处电容为实际器件，故用实线画图），电容C上充满电荷表示存储l，无电荷表示存0。 2116的符号图 典型的DRAM芯片：Intel的2116、2164A等。其中2116芯片的容量是16K×1位。地址信号为A6～A0；DIN和DOUT为输入、输出数据线； 为读/写控制信号， 时可写入， 时可读出； 为行地址选通信号； 为列地址选通信号。 采用地址线分时复用技术。 有效时输入地址作为行地址， 有效时输入地址作为列地址， 和 不能同时有效。 8.3.4 RAM容量的扩展 将多个RAM组合起来以形成一个更大容量的存储器。 1．位扩展方式 一片RAM的字数已够用，但每个字的位数不够时，可采用位扩展方式将多片RAM进行连接，在字数不变的情况下，增加RAM的位数。 1K×1位RAM扩展成1K×8位RAM 2．字扩展方式 一片RAM的数据位数够用而字数不够时，可采用字扩展的方式连接多片RAM，增加RAM的字数。 1K×8位RAM扩展成8K×8位RAM 8.4.1 顺序存储器的结构和工作原理 8.4.2动态移存器和FIFO型顺序存储器 8.4.1 顺序存储器的结构和工作原理 顺序存储器的基本结构 I/O为数据端， 为读/写控制信号输入端， 为顺序存储器工作方式控制端，DI是移位寄存器的数据输入端，Q0、Qn是移