数字电子技术朱幼莲04触发器课件教学.pptVIP

触发器波形分析要点 触发器的逻辑符号 §4.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 4.5.1　维持-阻塞上升沿D触发器4.5.2　下降沿触发的JK触发器 维持-阻塞上升沿D触发器 电路结构 逻辑符号 状态方程 状态转换图 状态转移表 Q Q’ 边沿触发器只有CP的上升沿或下降沿瞬间才能接受控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了空翻的现象。 例1：一上升沿触发的D触发器，设初态为1，试在给定CP、D下，画出Q和Q’波形。 1D C1 Q Q’ 初态 置0 置1 置1 置0 下降沿触发的JK触发器 电路结构　 逻辑符号 例：一个下降沿触发的JK触发器，给定CP、J、K的波形如下，试画出相应的输出 Q 和 Q’ 波形。设初始状态为0。 Q Q’ 初态 置1 置0 保持 置1 1、电平触发器发生状态翻转在时钟脉冲的触发电平上。 2、主从触发器的状态取决于触发沿对应的输入信号（触发沿为下降沿时，且CP=1期间输入不应变化，否则输出状态会产生一次翻转现象） 3、边沿触发器的状态取决于触发沿对应的输入信号 边沿触发 CP 下降沿触发 低电平有效 CP由高变低时，Q从向主触发器看齐 触发器的功能及转换 5种不同功能触发器的逻辑符号 SR触发器的特性方程 D 触发器的特性方程 JK触发器的特性方程 T触发器的特性方程 T′触发器的特性方程 （约束条件） 目前生产的时钟控制触发器定型产品中只有JK触发器和D型触发器。其它功能的触发器可由这两种触发器转化而成。 ? JK、D 触发器转化为 T′触发器 触发器的功能及转换 ? 将 JK 转换成 D 触发器的功能及转换 Ｊ－Ｋ触发器特征方程： Ｄ触发器特征方程： Ｊ＝Ｄ ＝Ｄ 比较得： ? 将 D 触发器转换为 T 触发器的功能及转换 单脉冲发生电路（按键消抖动电路）： 每按动开关AN一次，只输出一个正脉冲。 基本SR锁存器 触发器的应用 （1）时钟控制R-S触发器 电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变 （2）主从J-K触发器 （3）边沿触发器维持-阻塞D触发器 触发方式不同，逻辑功能与主从J-K触发器的相同。 Qn+1=D 小　结 （４）边沿J-K触发器 * 第*页 数字电路 第4章 触发器 * 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 第4章 触发器 4.1　触发器的基本概念4.2　基本RS触发器4.3　电平触发的触发器4.4　脉冲触发的触发器 4.5　边沿触发的触发器4.6　集成触发器及功能转换 一.重点掌握的内容： 1.触发器的特点，现态和次态的概念．触发器逻辑功能的表示方法。 2.触发器四种结构形式及其动作特点。 3.触发器在逻辑功能上的四种主要类型，及其各自的功能特点和逻辑功能表示形式。 二.一般掌握的内容： 1.触发器的电路结构形式和逻辑功能的关系 2.常用集成电路触发器逻辑符号、功能特点以及异步置位、复位端的作用。 教学要求 1. 触发器的基本性质 §4.1　触发器的基本概念 1) 具有两个互补的输出：原码输出Q(原端)；反码输出Q′(反端)。2) 具有两个稳定的状态：将Q=1和Q′=0称为触发器处于“1”状态；将Q=0和Q′=1称为触发器处于“0” 状态。3) 在输入信号的作用下，触发器可以由一个稳态到另一个稳态。 若输入信号不变，则触发器将长期稳定在其中一个状态，即具有记忆功能 2　触发器的现态和次态 现态是指触发器的输入信号发生改变之前的触发器所处的状态，用Q和Q′表示； 次态是指触发器的输入信号发生改变之后的触发器的状态，用Q*和Q′*表示。 次态方程 原状态和新状态 现态和次态 3　触发器的分类 1) 根据触发方式的不同，可分为： 基本触发器、电平触发器、脉冲触发器、边沿触发器 2) 根据逻辑功能的不同，可分为： RS触发器、D触发器、JK触发器、T触发器3) 按照使用的开关元件不同，可分为： TTL触发器、CMOS触发器4) 按照是否集成，可分为： 分立元件触发器、集成触发器 §4.2　基本RS触发器 1　电路结构与工作原理 基本RS触发器可由与非门构成，也可由或非门构成。本节介绍与非门构成的基本RS触发器。 基本RS触发器有两个输入端SD＇（置“1”端，低电平有效）和RD＇（置“0”端，低电平有效），两个输出端Q和Q′。 工作原理分析: 设电路的初始状态为“1”