数字电子王建邵小英第三章数字电子3、4课件教学.pptVIP

馋死 * 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 数字电子 第三章 时序逻辑电路 3、4课时 数字电子 第二节 计数器 计数器是数字系统中能累计输入脉冲个数的数字电路，它是由一系列具有存储信息功能的各类触发器构成的计数单元和一些控制门组成的。 计数器在数字系统中有着广泛的应用，除了计数之外，还可用来定时、分频等。 计数器按计数进制不同，可分为二进制计数器、十进制计数器和N进制计数器，按计数单元中触发器翻转顺序来分，则有异步计数器和同步计数器两大类。 数字电子 在异步计数器中，当计数脉冲输入时，各级触发器翻转不是同时的，而是有先后的；在同步计数器中，所有触发器在同一脉冲作用下翻转是同时的。如果按计数过程中计数器数值的增减来分，又可分为递增计数器、递减计数器和可逆计数器，随着计数脉冲的输入而递增计数的叫做递增计数器，递减计数的叫做递减计数器，可增可减的叫可逆计数器。 数字电子 一、二进制计数器 1．异步二进制计数器 异步二进制计数器有递增计数器、和递减计数器和可逆计数器等，现以异步三位二进制递增计数器为例说明异步二进制计数器的工作原理。 （1）电路 异步二进制递增计数器的电路如图3-8所示。它由三级JK触发器组成，由于J = K = 1，故来一个触发脉冲，触发器状态翻转一次，Q端为各触发器的输出，C为进位输出。 数字电子 （2）工作原理 计数器工作前，一般都需要把所有的触发器置“0”，即计数器状态为000。这一过程称清零或复位。清零之后，计数器就可以开始计数了。 第一个计数脉冲输入时，在该脉冲的下降沿到来时刻，F1翻转，Q1由0变1。Q1的正跳变加到F2的CP端，因为触发器都是负跳变触发，所以F2不翻转，计数器的状态为001。 数字电子 第二个计数脉冲输入时，F1又翻转，Q1由1变0。Q1的负跳变送到F2的CP端，F2翻转，Q2 = 1。Q2的正跳变送到F3的CP端，F3不翻转，计数器状态为010。 按照上述规律，当第七个脉冲输入时，计数器状态为111。如输入第八个脉冲，计数器状态变成000，并产生一个向高位的进位信号。 数字电子 由上述可知，每向触发器CP端输入一个脉冲，触发器状态就翻转一次，即 这就是各级的状态方程。由图3-8又可得到进位方程： C = 按照计数器翻转规律，可直接得到计数器状态表， 见表3-5。 由状态表可知，图3-12所示电路具有二进制递增计数功能。 数字电子 表3-5 三位异步二进制递增计数器状态表 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 进位C 输入CP脉冲个数 数字电子 图3-12 三位异步二进制递增计数器 数字电子 由状态表也可以画出状态图，如图3-13所示。 三位异步二进制递增计数器波形图如图3-14所示。 图3-13 三位异步二进制递增计数器状态图 数字电子 图3-14 三位异步二进制递增计数器波形图 数字电子 这种所以称为“异步”加法计数器，是由于计数脉冲不是同时加到各位触发器的C端，而只加到最低位触发器，其他各位触发器则由相临低位触发器的进位脉冲来触发，因此它们状态的变换有先有后，是异步的。所以计数速度较慢，这是异步计数器的不足之处。 2．同步二进制计数器 为了提高计数速度，可以用计数脉冲同时去触发所有的触发器，使应该发生状态更新的触发器同时反转，且与计数脉冲同步。这种计数器称为同步计数器。 数字电子 用四个主从型JK触发器组成的同步二进制加法计数器如图3-15所示。逻辑状态表见表3-6。 图3-15 数字电子 表3-6 二进制加法计数器逻辑状态表 0 0 0 0 0 16 15 1 1 1 1 15 14 0 1 1 1 14 13 1