模拟与数字电路宁帆张玉艳第8章触发器课件教学.pptVIP

第8章触发器 8.1基本RS触发器 8.2同步触发器 8.2.1同步RS 触发器 8.2.2同步D触发器 8.2.3同步触发器的空翻现象 8.2.1同步RS 触发器 8.2.2同步D触发器 8.2.3同步触发器的空翻现象 8.3主从触发器 8.3.1主从RS触发器的电路结构及工作原理 8.3.2主从JK触发器 8.3.3主从触发器的一次翻转现象 8.3.1主从RS触发器的电路结构及工作原理 8.3.2主从JK触发器 8.3.3主从触发器的一次翻转现象 8.4边沿触发器 8.4.1CMOS边沿触发器 8.4.2维持阻塞型TTL边沿触发器 8.4.1CMOS边沿触发器 8.4.2维持阻塞型TTL边沿触发器 8.5钟控触发器的主要参数 8.6触发器使用中应注意的问题 8.6.1触发器的电路结构与逻辑功能的关系 8.6.2触发器时钟脉冲的触发方式 8.6.3T触发器及触发器间的相互转换 8.6.4触发器的直接置位和直接复位 8.6.1触发器的电路结构与逻辑功能的关系 8.6.2触发器时钟脉冲的触发方式 8.6.3T触发器及触发器间的相互转换 8.6.4触发器的直接置位和直接复位 小结 CC4027、CD4095 型CMOS边沿JK触发器也以图8-4-1为主干电路，其原理图及逻辑符号如图8-4-3所示。 图8-4-3带置位、复位端的CMOS边沿JK触发器 1.电路结构 由6个与非门组成的维持阻塞型边沿D触发器如图8-4-4所示。 图8-4-4 维持阻塞型边沿D触发器 ① CP=0期间为触发准备阶段 ② CP=1期间为触发翻转和维持阻塞阶段 由以上分析可知，维持阻塞型的D触发器是在CP=0时准备，准备时间是2tpd（经门G1、G2）；CP上升沿时翻转，并经1tpd的时间即可建立起维持阻塞作用，然后D信号就可以任意变化，而不会产生空翻和误翻。 维持阻塞型D触发器也属于边沿触发型，抗干扰能力强。 74LS74维持阻塞型D触发器以图8-4-4为主干电路，但它们都带有直接置1端和直接置“0”端（ ），而且是低电平有效的。 2.工作原理 描述钟控触发器的主要参数分为两类，即静态参数和动态参数。由于钟控触发器的输入、输出电路结构和相应的逻辑门电路类似，所以两者的输入、输出特性也相似。描述这些特性的静态参数，如VoH、VoL、IoL、IoH、IiL、IiH等，它们的定义也基本相同，不再重述。 这里以维持阻塞D触发器为例，着重介绍其动态参数，其动态特性波形图如图8-5-1所示。 图8-5-1维持阻塞D触发器电路及其动态特性波形图 为使触发器做好触发准备，要求输入信号在CP触发沿来到之前，提前一段时间来到，这段提前时间称为建立时间tset。 1.建立时间tset 在CP触发沿到达后，为保证触发器正确翻转，需要输入信号再保持一段时间，这段时间称为保持时间tH。 2.保持时间tH 3.传输延迟时间tPLH、tPHL 4.最高时钟频率fmax 前面我们分析了几种不同类型的钟控触发器，不同电路结构决定了触发器具有不同的工作特点。 下面我们将5种钟控触发器的动态特点作一比较，其动态波形图如图8-6-1所示，图中线加粗的地方为接收输入信号时间。 图8-6-1钟控触发器的动态特点比较 图(a)所示为同步触发器，同步触发器在CP高电平的全部时间内，都可以接收输入信号并改变输出状态，属于电平触发方式。 图示为高电平触发，要求在CP=1时输入信号保持不变，以防空翻。图（b）所示为主从JK触发器，只在CP下降沿时改变状态，能克服空翻。 图（c）所示为利用传输延迟时间的TTL边沿JK触发器，只在CP下降沿时改变状态，而且它只在tset=1tpd↓的极短时间内接收输入信号，只要这时J、K保持不变即可。 图（d）所示为CMOS边沿JK触发器，也是边沿触发方式，但它是CP上升沿触发。 图（e）所示为维持阻塞D触发器，采用边沿触发方式，CP上升沿触发，它只在tset+tH=3tpd时间内接收信号，要求在3tpd内D信号应保持不变，其抗干扰能力强。 前面分析了触发器电路结构与逻辑功能间的关系，不同的电路结构可实现相同的逻辑功能，但其动态特点是不同的。 反应在逻辑符号上时钟脉冲的触发方式是不同的，为了分析方便，以JK触发器为例，来区分各种触发特性，各种触发方式的逻辑符号如图8-6-2所示。 请注意时钟脉冲触发方式的不同。 图8-6-2各种触发方式的逻辑符号 1.T触发器 前面几节中我们提到了RS、JK、D三种类型的触发器，在某些应用场合下，还需要T触发器。 T触发器是在CP