数字系统设计与EDA技术第2版教学课件ppt作者于润伟数字系统设计与EDA技术第2版）5课件.pptVIP

Y=000 WHEN 001 WHEN 010 WHEN 011 WHEN 100 WHEN 101 WHEN 110 WHEN 111 WHEN ZZZ WHEN OTHERS; --“ZZZ”必须大写，表示高阻状态 END A; 波形仿真 单击Processing→Start Simulation选项，启动仿真器。 5.4.2 8421-BCD优先编码器 普通编码器工作时若同时出现两个以上的有效输入信号，则会造成电路工作的混乱，为此设计了优先编码器。 优先编码器允许多个有效输入信号同时存在，但根据事先设定的优先级别不同，编码器只输入信号中优先级别最高的编码请求，而不响应其他的输入信号。 电路设计： 8421-BCD优先编码器具有10个输入端，分别代表十进制数9~0，用X9~ X0表示；具有4个输出端，代表对应输入的8421码，用Y3~Y0表示。根据题意输入十进制数越大，其优先级别越高。 8421-BCD优先编码器真值表 输入变量 输出变量 X9 X8 X7 X6 X5 X4 X3 X2 X1 X0 Y3 Y2 Y1 Y0 ? 0 0 0 0 0 0 0 0 0 1 0 0 0 0 ? 0 0 0 0 0 0 0 0 1 × 0 0 0 1 ? 0 0 0 0 0 0 0 1 × × 0 0 1 0 ? 0 0 0 0 0 0 1 × × × 0 0 1 1 ? 0 0 0 0 0 1 × × × × 0 1 0 0 ? 0 0 0 0 1 × × × × × 0 1 0 1 ? 0 0 0 1 × × × × × × 0 1 1 0 ? 0 0 1 × × × × × × × 0 1 1 1 ? 0 1 × × × × × × × × 1 0 0 0 ? 1 × × × × × × × × × 1 0 0 1 ? 参考程序 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY PENCODE IS PORT(X : IN std_logic_VECTOR(9 DOWNTO 0); Y : OUT std_logic_VECTOR(3 DOWNTO 0)); END PENCODE; ARCHITECTURE A OF PENCODE IS BEGIN Y=1001 WHEN X(9)=1 ELSE 1000 WHEN X(8)=1 ELSE 0111 WHEN X(7)=1 ELSE 0110 WHEN X(6)=1 ELSE 0101 WHEN X(5)=1 ELSE 0100 WHEN X(4)=1 ELSE 0011 WHEN X(3)=1 ELSE 0010 WHEN X(2)=1 ELSE 0001 WHEN X(1)=1 ELSE 0000 WHEN X(0)=1 ELSE ZZZZ; END A; 波形仿真 单击Processing→Start Simulation选项，启动仿真器。使用调整焦距工具调整波形坐标间距，仿真结果如图4-14所示。 5.5 实训 5.5.1 3-8线译码器的设计与实现 1．题目说明 译码器是把输入的二进制代码翻译成对应的输出信号，与编码器正好相反。 设3-8线译码器的输入端为d2~d0；输出端为y7~y0，低电平有效。 3-8线译码器真值表 输入变量 输出变量 d2 d1 d0 y7 y6 y5 y4 y3 y2 y1 y0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 2．设计提示 使用并行语句的信号赋值语句实现。 3．实训报告 （1）写出VHDL程序。 （2）记录仿真波形。 （3）分析实训结果。 5.5.2 全减器 全减器真值表 数据输入 输出 A B Ji Sub Jo