第3章CMOS反相器的分析与设计课件.pptVIP

3.4 CMOS反相器的设计 为获得最佳性能，常采用全对称设计： 由于电子迁移率大约是空穴迁移率的2倍，有 此时，逻辑阈值、噪声容限、上升/下降时间最优： 北京大学微电子学系 贾嵩 2010 * 3.4 CMOS反相器的设计 实际情况：不可能获得完全对称设计 输入信号较差：考虑噪声容限 负载电容较大：考虑速度 对于大部分内部电路(扇出为1)：考虑面积 北京大学微电子学系 贾嵩 2010 * 作业 3.2，3.3，3.4，3.5 北京大学微电子学系 贾嵩 2010 * 3.2.3 CMOS反相器的直流噪声容限 直流噪声容限：允许的输入电平变化范围 由单位增益点确定噪声容限： 在VTC的(2)区和(4)区，分别可以找到增益为1的位置； 分别作为输入低电平的最大值VILmax和输入高电平的最小值VIHmin； 北京大学微电子学系 贾嵩 2010 * 3.2.3 CMOS反相器的直流噪声容限 如果Kr=1, VTN=－VTP=VT 采用对称设计的CMOS反相器有相同的输入高电平和输入低电平的噪声容限。 北京大学微电子学系 贾嵩 2010 * 3.2.3 CMOS反相器的直流噪声容限 由逻辑阈值确定噪声容限： 若Vit=VDD/2， VNHM =VNLM＝VDD/2。 实际情况，VNHM?VNLM，最大直流噪声容限由 min{VNHM,VNLM} 决定。 北京大学微电子学系 贾