第4章 存储器、存储管理和高速缓存技术概要.ppt

段选择子、段描述符和段描述符表2 段描述符 段选择子、段描述符和段描述符表3 描述符表 4.4.4 逻辑地址转换为线性地址 图4.18 分段部件实现从逻辑地址到物理地址的转换 4.4.5 分页管理 分页功能涉及两个表： 页组目录项表 页表 物理页、虚拟页、CR2、CR3 1024*1024*4KB=4GB 对于一个巨型文件，不需要整个读入 4.4.6 线性地址转换为物理地址1 图4.19 分页机构实现线性地址到物理地址的转换 线性地址转换为物理地址2 第一步是查询CR3 第二步是将线性地址的高10位作为页组项号 第三步是查询相应页组目录对应的页表 线性地址转换为物理地址3 图4.20 线性地址转换为物理地址的例子 4.4.7转换检测缓冲器TLB1 图4.21 转换检测缓冲器TLB的功能 32个 页表项 转换检测缓冲器TLB TLB的工作原理 4.5 高档微机系统中的高速缓存技术1 图4.23 Cache系统的框图 高档微机系统中的高速缓存技术2 软件访问存储器满足： 区域性定律(principle of locality) 时间区域性 空间区域性 于是可以采用分层结构。 4.5.2 Cache的组织方式 全相联方式 直接映像方式 组相联方式 Cache的三种组织方式 图4.24 Cache的三种组织方式 全相联Cache的例子 直接映像Cache的例子 组相联Cache的例子 4.5.3 Cache的数据更新方法1 通写式 缓冲通写式 回写式 用于防数据丢失的一致性问题； Cache的数据更新方法2 总线监视法 硬件监视法 局部禁止高速缓存法 Cache清除法 用于防数据过时的一致性问题 。 4.5.4 Cache控制器82385 对Cache系统的管理体现于以下几方面： Cache和主存的映像关系处理； 未命中Cache时的处理； Cache的数据更新。 82385控制的直接映像方式Cache系统 图4.28 82385工作于直接映像方式时Cache目录、 Cache及主存之间的关系 直接映像方式下82385从Cache中选1个区块 82385控制的双路组相联方式Cache子系统 图4.30 82385工作于双路组相联方式时Cache 目录、Cache及主存之间的关系图 双路组相联方式下，从Cache中选1个区块 4.5.5 Pentium的两级Cache组织 二级Cache和一级Cache之间采用MESI一致性协议： 每个Cache有M、E、S、I四种可能的存取状况。 （M——Modified） （E——Exclusive） （S——Shared） （I——Invalid） 4.5.6 影响Cache性能的因素 Cache芯片的速度 Cache的容量 Cache的级数 Cache的组织方式 Cache行的大小 Cache对主存的写回方式 * 第4章 存储器、存储管理和高速缓存技术 4.1 存储器和存储部件 4.2 存储器的连接 4.3 微型计算机系统中存储器的体系结构 4.4 Pentium的虚拟存储机制和片内两级存储管理 4.5 高档微机系统中的高速缓存技术 第4章 存储器、存储管理和高速缓存技术 教学主要内容为: 微型机内存的行列结构； 片选信号的产生方法； SRAM和DRAM的连接举例； 层次化的存储器结构； 32位微型机的内存组织； 虚拟存储技术和三类地址； 分段管理和分页管理； 段选择子、段描述苻和段描述苻表； 逻辑地址转换为线性地址的例子； 线性地址转换为物理地址的例子； Cache的组织方式和3个例子； Cache的工作原理； 82385的工作原理。 第4章 存储器、存储管理和高速缓存技术 基本要求：了解半导体存储器的分类；理解存储器数据宽度和字节数的扩充，16位和32位微机系统的内存组织；掌握RAM与CPU的连接。 重点：微型计算机系统中存储器的层次结构，Cahce的组织方式，Cache的数据更新方法。 难点：Cahce的组织方式，Cache的数据更新方法。 4.1 存储器和存储部件 分为两大类： 内部存储器，简称为内存或主存 外部存储器，简称为外存 存取方式、速度、存放内容、可读写 4.1.1存储器的分类 高位 4.1.2微型计算机内存的行列结构 图4.1 32行×32列组成的矩阵和外部的连接 低 位 问题：1、存储器容量的单位是什么？ 2、为什么采用行列结构？ 3、行列结构中存储单元是按列顺序还是按行顺序编号？ 4.1.3 选择存储器件的考虑因素 易失性 只读性 存储容量 SIMM DIMM 速度 TTL CMOS HMOS 功耗 4.1.4 随机存取存储器RAM SRAM DRAM 1、保存信息