第5章半导体存储器-南京航空航天大学.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 第5章 半导体存储器 南京航空航天大学 电子信息工程学院 擦除时间≈10ms 典型芯片 Intel 2864, 8K×8 引脚与EPROM 2764 完全兼容 最大存取时间200ns，编程和工作电压均为+5V AT24CxxA 3. OTPROM（One Time PROM） 除了没有擦除窗口，其他工艺与EPROM完全相同。可用普通 编程器对其编程（只能一次）。 第5章 半导体存储器 主要的闪存技术—— NOR：并行总线，易与CPU总线相连，芯片内执行特性。 用于存放程序/数据。 典型芯片 28F001 128K*8 CMOS FM(兼容F010) 28F200BX(=002) 128K*16，256K*8) HN28F101 128K*8位(12V Vpp/5V Vcc) 擦除次数：10,000(旧) ~1,000,000次(新) NAND：复杂的I/O接口来串行地存取信息，格式和方法可能 各不相同，8个引脚用来传送控制、地址和数据信息。 用于存放数据。 U盘、CF、SD、MMC等存储卡都使用NAND闪存。 4. 快擦写存储器（Flash ROM或Flash Memory） ?闪速存储器，简称闪存，特殊的E2PROM ---大容量 ---快速全擦除（擦除的是整个存储器阵列或者是一个大 的存储单元块，而非一个一个字节。 擦除时间较长，擦除次数有限。） 第5章 半导体存储器 南京航空航天大学 电子信息工程学院 5.4 存储器连接与扩充应用 需考虑的问题 ① 总线连接（AB、CB、DB） ② 电平/时序配合 ③ 驱动能力（加驱动芯片） ④读写逻辑/效率 用存贮芯片构成存贮系统，或对已有的存贮系统进行容量扩充， 需要通过总线将RAM、ROM芯片同CPU连接起来，使之协调工作。 5.4.1 存储器芯片选择 1. 类型选择 根据 RAM、ROM、E2PROM、Flash ROM 的特点与系统需求。 2. 连接接口电平 CPU总线与存储器连接引脚的电平标准应相同（同为TTL、 CMOS、LVTTL、SSTL2、SSTL18等），有时需加电平转换电路。 第5章 半导体存储器 南京航空航天大学 电子信息工程学院 3. 存储器芯片与CPU的时序配合 在CPU时序介绍中了解到：CPU进行读/写操作的时序是固定的。 从T1状态开始到地址信号有效：TCLAVmax=110ns （地址有效延迟） 8088读周期时序 对MEM，从外部输入地址信号有效，到将内部数据送至数据总线上的时序也是固定的。 6264读取时间tAAmax＝70ns 第5章 半导体存储器 CPU：TCLAVmax=110ns （地址有效延迟） 8088读周期时序（4.77MHz时） 6264读周期时序 MEM： 6264读取时间tAAmax=70ns 南京航空航天大学 电子信息工程学院 从T1状态开始到 6264 中指定单元读出信息到数据总线上的时间为： TCLAVmax＋tAAmax＝110ns