第二单元 MCS-51单片机的组成及结构分析19035.pptVIP

第二章 MCS-51单片机的组成及结构分析 MCS-51单片机的内部硬件结构框图 CPU结构 存贮器空间及存贮器 I/O口及SFR 引脚及时序 单片机系统的简单扩展 8位CPU，片内振荡器 4K字节ROM，128字节RAM 64K外部程序存储器和64K外部数据存储器 21个特殊功能寄存器 4个8位的并口（32个I/O） 中断结构：具有两个优先级，五个中断源 2个16位定时/计数器 一个UART串行口，通用异步接受发送器 有位寻址功能和布尔处理机 §2.2 CPU结构 CPU有运算器、控制器组成，CPU运算器内还包含 一个专门进行位操作的布尔处理机。 1、运算器 结构 :ALU、暂存器TMP1和TMP2、累加器ACC、寄存 器B、程序状态标志寄存器PSW、布尔处理机 ALU：完成二进制数四则运算和布尔代数的逻辑运算 累加器A：作大多数单操作数或很多双操作数源，目的地址，运算时存结果 PSW.1:未定义，不能用 PSW.5:可由用户软件置1、置0或测试，作为自 己设定的标志，可以决定程序的走向 CY: 表示操作结果有无进位或借位，有则为1, 否则清0 AC: 表示两个8位数运算低四位有否半进位或 借位，有为1，否则AC为0 OV: 反映运算结果有无溢出，溢出为1，否则为0 P: 反映A寄存器的奇偶性，若A的八位模2为1， 则P为1，否则为0 算数运算：加、减、乘、除、加1 、减1 、BCD加法 逻辑运算：与、或、异或、求反、清0 移位运算：左移、右移、循环移位 运算器的正要组成部分 累加器“C” 位空间：RAM、I/O位空间 位指令：17条 用指令完成原来硬件逻辑所能完成的功能及设置标志 PC：16位程序计数器，指出下一条指令字节所在的 程序存贮器地址 SP：堆栈指针，8位，初始栈底地址为07H DPTR：16位数据指针，只是外部数据存贮器或I/O 口的地址 定时器：由时钟和定时电路完成，产生CPU时序， 时钟有两种方式 §2.3 存储器空间及存储器 单片机存储器结构特点：程序存储器和数据存储器寻址空间分开 Z80有一个统一的逻辑空间0-64K，在此空间分配程序和数据存储器的地址及其容量。 1、程序存储器 地址空间原则上可由用户安排，但实际上上电后（PC）=0000H, 0003H—0023H用于5个中断入口地址，一般取0003H—0023H为保留 单元，在0000H安排一跳转指令以跳过，用户程序只能安排在跳转后的 地址空间内 访问外部程序存储器的两种情况 2、外部数据存储器 3、内部数据存储器 栈区 4、特殊功能寄存器 （Special Function Register,简称SFR） 5、位地址空间 §2.4 I/O口及相应的特殊功能寄存器 1、特点 2、I/O口工作原理分析 输出：控制信号等于1 3、准双向口的使用 一般对用户而言，真正可放心使用的是P1口，P3口剩余线也可使用，组成系统时，常进行硬件扩充或结其他线路 §2.5 MCS-51单片机的引脚信号和CPU时序 1、引脚功能说明：40脚，双列直插式 EA/Vpp：EA已经介绍，Vpp：EPROM编程时接21V电压 1）. 复位后，不影响内部 RAM状态，各SFR状态如下 2）. 复位电路 2、CPU时序 3、引脚连线与CPU时序举例 8031最小系统 工作时序的分析 在最小系统上扩展数据存储器的方法下： 3. 程序数据存储器空间的重叠 P0口： 数据总线DB 地址总线低八位AB0~7、 准双向 I/O口； P1口： 准双向 I/O口； P2口： 地址总线高八位AB8~15、 准双向 I/O口； P3口： 控制总线 准双向I/O口。 MCS-51单片机四个I/O口的分工 P2口结构 输入 若预先在锁存器写入“1”，则输出FET有可能处于导通，口子嵌位在“0”，高电平无法输入，这就是称其为准双向口的原因 MUX接右边 AB FET 引脚上出现地址信号 左边 存储器内容 FET “Q”内容出现在引脚上 先在锁存器上写1 FET封闭，方有可能 使读端线三态缓 冲器随输入而变 引脚 内部总线 CPU 读引脚 缓冲器 P0口结构 P3口结构 P1口结构 输出有锁存，输入要对锁存器写入“1”，可做一般I/O P0口：地址与数据线分时使用 P1