018um数字CMOS工艺下的高增益运算放大器设计.pdfVIP

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 0．1 Sum数字CMOS工艺下的高增益运算放 大器设计 王晗叶青 (中国科学院微电子研究所，北京100029) 摘要：进入深亚微米领域之后，在片上系统中集成模拟器件面临高难度的挑战。文章 基于SMIC0．18um数字CMOS工艺，设计了一种基于增益增强技术的折叠式共源共栅运算 放大器，并采用衬底校准技术增大了运放的输入摆幅，可用于13位30MHz采样频率的流 水线模数转换器，并详细分析了受流水线性能限制的运放性能。仿真结果表明运放在1V 的输入摆幅下开环增益大于lOOdB，8．5pF负载电容下单位增益带宽为322Ⅷqz，功耗仅 为1．9mW。 关键词：CMOS；运算放大器；折叠式共源共栅；增益增强；衬底校准；流水线A／D转换 器 AnOPAMP、树thdc inO．18um CMOS highgain digital Abstract：Whenscaleddowntotheultra sub-micron condition deep field，the thatthe Systems——on—+ eircuitsonthe encountersserious a—Chip(SoCs)needanalog chip challenges． BasedonSMIC0．18urn is digitalprocess，theproposedoperationalamplifier withthe withthebulk designed gain—boosted，alsoregulator，thehaswiden design the 1imited inedADCiS inputrange．Furthermore，theperformancebypipel indetail．Thesimulatedresulthasshowna of than analyzed open—loopgainlarge unit bandwidthof322删zwith 100dB，andgain 8．5pFload，and1．9mWofpower ion． consumpt bulk Keywords：CMOS：operationalamplifier：folded—cascode：Gain—booster： inedADC regulator：pipel a 1．引言 (System…onchip，SOC)需要在大规 随着大规模集成电路技术的高速发 模数字电路的同时集成模拟电路。但是采 展，高性能运算放大器已经广泛应用于高 用数字工艺的模拟电路面临相当严重的问 速 高 精 度 模 数 转 换 器 题，首先随之而来的是沟道击穿电压的下 (Analogue—to—DigitalConverters，降(当沟道长度小于0．4um时一般低于 ADCs)中，是高性能流水线ADC中的核心IOV)以及晶体管本征增益的减小(一般低 单元电路之一，其性能直接