数字逻辑(第六版白中英)课后习题答案解读.docx

第五章习题答案画出与阵列编程点解：画出或阵列编程点解：与、或阵列均可编程，画出编程点。解;4变量LUT编程解：用VHDL写出4输入与门解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY and4 ISPORT (a，b，c，d：IN STD_LOGIC； x：OUT STD_LOGIC）；END and4；ARCHITECTURE and4_arc OF and4 ISBEGIN x＜＝a AND b AND c AND d；END and4_arc；用VHDL写出4输入或门解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY or4 ISPORT (a，b，c，d：IN STD_LOGIC； x：OUT STD_LOGIC）；END or4；ARCHITECTUREor4_arc OF or4 ISBEGIN x＜＝a OR b OR c OR d；END or4_arc；用VHDL写出SOP表达式解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY sop ISPORT (a，b，c，d，e，f：IN STD_LOGIC； x：OUT STD_LOGIC）；END sop；ARCHITECTURE sop_arc OF sop ISBEGIN x＜＝(a AND b) OR (c AND d) OR (e AND f)；END sop_arc；用VHDL写出布尔表达式解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY boolean ISPORT (a，b，c：IN STD_LOGIC； f：OUT STD_LOGIC）；END boolean；ARCHITECTURE boolean_arc OF boolean ISBEGIN f＜＝(a OR (NOT b) OR c) AND (a OR b OR (NOTc)) AND ((NOT a)OR (NOT b) OR (NOT c))；END boolean_arc；用VHDL结构法写出SOP表达式解：源代码：――三输入与非门的逻辑描述 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY nand3 ISPORT (a，b，c：IN STD_LOGIC； x：OUT STD_LOGIC）；END nand3；ARCHITECTURE nand3_arc OF nand3 ISBEGIN x＜＝NOT (a AND b AND c)；END nand3_arc；――顶层结构描述文件LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY sop ISPORT (in1，in2，in3，in4，in5，in6，in7，in8，in9：IN STD_LOGIC； out4：OUT STD_LOGIC)；END sop；ARCHITECTURE sop_arc OF sop ISCOMPONENT nand3PORT (a，b，c：IN STD_LOGIC； x：OUT STD_LOGIC）；END COMPONENT； SIGNAL out1，out2，out3：STD_LOGIC；BEGIN u1：nand3 PORT MAP (in1，in2，in3，out1)； u2：nand3 PORT MAP (in4，in5，in6，out2)； u3：nand3 PORT MAP (in7，in8，in9，out3)； u4：nand3 PORT MAP (out1，out2，out3，out4)；END sop；用VHDL数据流法写出SOP表达式解：源代码：LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL；ENTITY sop ISPORT (in1，in2，in3，in4，in5，in6，in7，in8，in9：IN