3.4算术、逻辑运算部件案例.ppt

*/34 3.4.4 运算器组织 独立结构 小型存储 器结构 单口 双口 寄存器组 独立R、双口RAM用多路选择器作为ALU的输入逻辑， 单口RAM用锁存器作为ALU的输入逻辑。 */34 1 、带多路选择器的运算器 移位器 ALU 多路选择器 多路选择器 R0 Rn R0. . . Rn R0. . . Rn 内部总线（单向） 特点： R各自独立； 可同时向ALU提供两个操作数； 采用单向内总线。 */34 2 、带输入锁存器的运算器 特点： 单口RAM不能同时向ALU提供两个操作数； 用锁存器暂存操作数； 采用双向内总线。 移位器 ALU 锁存器 锁存器 内部总线（双向） R0 Rn 通用寄存器组（小型存储器） */34 3 、位片式运算器 特点： 用双口RAM（两地址端、两数据端）作通用寄存器组，可同时提供数据； 用多路选择器作输入逻辑，不需暂存操作数； ALU增加乘、除功能，用乘商寄存器存放乘数、乘积或商。 例. 4位片运算器粗框 移位器 ALU 多路选择器 多路选择器 DO RAM Di B 地址 A 地址 Cn DB DA G、P 控制信息 Cn+4 乘商寄存器 4 4 4 4 4 4 4 4 4 4 4 4 * * * * * * * * * * * * * * * * * * * * * * * * * */34 3.4 算术逻辑运算部件 本节需解决的关键问题： 如何以加法器为基础，实现各种运算处理。 解决思路： 复杂运算 四则运算 加法运算 解决方法： 在加法器的基础上，增加移位传送功能,并选择输入控制条件。 */34 加法单元 i Ai Bi Ci-1 Ci ∑i （本位操作数） （低位进位） （本位进位） （本位和） 3.4.1加法单元 1. 加法单元的输入和输出 一个输入为1时: ∑i为1，Ci为0； 两个输入为1时: ∑i为0，Ci为1； 三个输入为1时: ∑i为1，Ci为1。 */34 2. 全加器 （1）逻辑一 ∑i = (Ai + Bi) + Ci-1 Ci = AiBi + (Ai + Bi)Ci-1 Ci ∑i Ai Bi Ci-1 */34 （2）逻辑二 ∑i = (Ai + Bi) + Ci-1 Ci = Ai + Bi + (Ai + Bi)Ci-1 Ci ∑i Ai Bi Ci-1 Ai Bi */34 3.4.2 加法器与进位链逻辑 1.并行加法器 （1）特点：各位同时相加。 例. 先看一个8位数相加的例子 （2）影响运算速度的主要因素 进位信号的传递 ∑8 ∑7 ∑2 ∑1 A8 B8 A7 B7 A2 B2 A1 B1 C0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 */34 令 Gi = AiBi Pi = Ai + Bi 、Ai + Bi 、Ai + Bi 2. 并行加法器的进位链 （1）进位链的基本逻辑关系 所以 Ci = Gi + Pi Ci-1 进位产生函数 进位传递函数（进位条件） 本地进位、绝对进位 条件进位、传递进位 Ci = AiBi + (Ai + Bi)Ci-1、 = AiBi + (Ai + Bi)Ci-1、 Ci = AiBi + (Ai + Bi)Ci-1 */34 （2）串行进位 特点：进位信号逐位形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 Cn = Gn + PnCn-1 2）结构举例 C2 G2 P2 C1 G1 P1 C0 Gi Pi Ai Bi Ai Bi */34 （3）并行进位 特点：各位进位信号同时形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2G1 + P2P1C0 Cn = Gn + PnCn-1 = Gn + PnGn-1 + …+ PnPn-1…P2P1C0 n +