第8章逻辑门电路导论.ppt

CMOS集成电路使用注意事项 TTL电路的使用注意事项，一般对CMOS电路也适用。要特别注意以下几点： 1）CMOS门电路工作电压范围较宽（+3V～+18V），但不允许超过规定的范围。电源极性不能接反。 2）避免静电损失。存放CMOS电路不能用塑料袋，要用金属将管脚短接起来或用金属盒屏蔽。工作台应当用金属材料覆盖并应良好接地。焊接时，电烙铁壳应接地。 *第8章 (3) 闲置输入端的处理 TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。 CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。 或门和或非门 与门和与非门 多余输入端接地或与有用输入端并接 多余输入端接正电源或与有用输入端并接 4）输出端不允许直接与电源或地相连，否则将导致器件损坏。 * * 等效电路由三个基本元件构成 第8章逻辑门电路 * 逻辑门电路的逻辑功能 逻辑门电路的外部特性 *第8章 门电路 (Gate Circuit) 指用以实现基本逻辑关系和 常用复合逻辑关系的电子电路。 是构成数字电路的基本单元之一 按逻辑功能不同分 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分 CMOS 集成门电路 TTL 集成门电路 场效应管构成 双极晶体管构成 逻辑电平范围（5～15V） 只能在5V下工作 高低电平相差比较大、抗干扰性强 高低电平相差小，抗干扰能力差 功耗很小 功耗较大 CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。 高电平和低电平的含义 *第8章 高电平和低电平为某规定范围的电位值，而非一固定值。 高电平信号是多大的信号？低电平信号又是多大的信号？ 1 0 高电平 低电平 0 1 高电平 低电平 正逻辑体制 负逻辑体制 由门电路种类等决定 输出 输入 高电平 低电平 高电平 低电平 TTL 2.4V 0.8V 2.0V 1.2V COMS 0.9VCC 0.1VCC 0.7VCC 0.3VCC A B A L = B 8.1 TTL集成逻辑门电路 1、 TTL与非门典型电路 VCC 线与：将两个门的输出端并联以实现与逻辑的功能。 普通TTL与非门的输出端是不允许直接相连的。 2、集电极开路门（OC门） 解决方法：集电极开路 使用时的外电路连接 L = A B 逻辑功能 如图所示是实现线与逻辑的OC门，其逻辑表达式为 *第8章 作为驱动 [例] 下图为用 OC 门驱动发光二极管 LED 的显示电路。 分析： 　　该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。 3. 三态输出门（TSL门） *第8章 三态门的电路结构和代表符号 三态门的输出具有三种状态：高电平、低电平和高阻态（又称为禁止态）。 *第8章 EN 即 Enable 功能表 Z 0 AB 1 Y EN 使能端的两种控制方式 使能端低电平有效 使能端高电平有效 功能表 Z 1 AB 0 Y EN EN Z:表示Y为高阻态 （2）用三态输出门实现数据的双向传输 *第8章 当EN=1时： G1工作而G2呈高阻态，数据D0经G1反相后送到总线上去； 当EN=0时： G2工作而G1呈高阻态，来自总线的数据经G2反相后由送出。 管脚排列示意图 74LS00 74LS20 TTL门电路使用注意事项： 1) 工作电压（UCC）应在标准值5V±0.5V的范围内。 2) 输出端不能直接接地或直接与5V电源相连，否则会损坏器件。 3）输出端不能并联使用（OC门、TSL门除外），否则会损坏集成电路。 *第8章 4). 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 ~ 10 k? 电阻接 VCC 与有用输入端并接 　　TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。 *第8章 或门和或非门的多余输入端： 接逻辑 0 与有用输入端并接 *第8章 [例] 欲用下列电路实现非运算，试改错。 　　 *第8章 解： OC 门输出端需外接上拉电阻 RC Y = 1 Y = 0 8.2. CMOS逻辑门电路 1.CMOS反相器 *第8章 8.2.1 CMOS门电路 *第8章 2、CMOS与非门 A B *第8章 3.CMOS或非门 A B ≥1 4 CMOS传输门(双向模拟开关) 电路 逻辑符号 υI / υO υo/ υI C 等效电路 ①C＝0、