第2节verilog基础一.pptVIP

* * 操作符表 * * 算术操作符 支持+，-,*,/,% wire [0:3] opa; wire [0:3] opb; wire [0:3] sum; assign sum = opa + opb; * * 关系操作符 ,,=,= 操作的结果为真（1）或者假（0） * * 相等运算符 ==，！=，===，！== Data1 = 4’b100x; Data2 = 4’b100x; 则data1 == data2 data1 ===data2 结果有什么不同 * * 逻辑操作符号 ，||，！ *任意一操作数包含x，则最终结果为x。 * * 按位操作符 对向量进行操作 ～，，|，^,~^ 异或操作的真值表 E.g. a = 4’b0101; b = 4’b1010; a|b = 4’b1111,ab = 4’b000，a^b=? * * 规约操作符 对单一操作数的各位进行逻辑操作 ,|,~^,^,~, 一元操作符 Eg. Abus = 5’b10010; abus = 1’b0;|abus = 1’b1;^abus = 1’b0 * * 移位操作符号 , e.g. A = 5’b10101; A左移两位：A = 5’b10100 空出来位补0 什么时候用到移位操作？ * * 条件操作符 Cond ? express1:express2 E.g. wire a; wire c; wire d; assign d = c?a:b; * * 连接复制 {} e.g wire [0:3] abus; wire b; wire b5 wire [0:4] abusb; wire [0:3] abus_revs; assign abus_revs= {abus[3],abus[2],abus[1],abus[0]}; assign abusb = {b,abus}; assign b5 = {5{b}} ; * * 总结 必须掌握的知识点： Verilog 中module的意义和结构 Verilog语言支持四种描述方法 assign，initial, always语句 线网类型，寄存器类型的特点以及定义方式 立即操作数和操作符 * * * * * * * * 二：Verilog HDL 语法（1） 基本语言要素 1：标识符 2：注释，编写格式，系统任务，编译等 3：数的表示 值集合 4：端口类型 5：数据类型 * * 值逻辑 四值逻辑 1 高电平，逻辑1 0 低电平，逻辑0 X 不确定的逻辑状态 Z 高阻态 * * 数的表示 表示方法： 位宽’基数按照基数表示的值 数值 基数符号 合法标识符 二进制 B/b 0,1,x,X,z,Z,?,_ 八进制 O/o 0-7, x,X,z,Z,?,_ 十进制 D/d 0-9, x,X,z,Z,?,_ 十六进制 H/d 0-9,a-f,A-F, x,X,z,Z,?,_ * * Binary literals 8’b0000_0000 8’b0xx0_1xx1 Hexadecimal literals 32’h0a34_def1 16’haxxx Decimal literals 32’d42 4’b10_11 Underscores are ignored Base format (d,b,o,h) Decimal number representing size in bits 初学者必须使用严格的规范的表达 * * _:增加可读性 最高有效位MSB在左边 缺省为十进制 位宽小于实际位数，舍去最高位。位宽大于实际位数，高位补0； 10，3ac； 6’hF3 4’b1 * * 16’HAa_Cd 8’hff For examle: A:5’b11112; B:5’dF; C:5’h1a; D:3’d9 Which one is right? * * 二：Verilog HDL 语法（1） 基本语言要素 1：标识符 2：注释，编写格式，系统任务，编译等 3：数的表示 值集合 4：端口类型 5：数据类型 * * 端口类型 input 类型 描述输入端口 output 类型 描述输出端口 inout类型 描述双向端口 端口定义方法 端口类型 [msb:lsb] 端口名字； 如 input [0:3] dataa; output [0:4] datab; inout [0:3] addr; * * 二：Verilog HDL 语法（1） 基本语言要素 1：标识符 2：注释，编写格式，系统任务，编译等 3：数的表示 值集合 4：端口类型 5：数据类型 * * Verilog数据类型 Verilog 主要的数据类型： 线网型