第四单元组合逻辑.pptVIP

解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。 （2）化简与变换： [ 例]某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 多位数值比较器 在比较两个多位数的大小时，必须自高到低逐位比较，若高位相等，再比较次高位，若次高位相等，再向下比较，直到最后一位，若还是相等，则两数相等。否则比到哪一位不相等，就能确定两数的大小了。 例1：试用数据选择起来实现逻辑函数Y=AB+AC+BC 解：该题可用代数法和卡诺图法求解 代数法： (1)选用数据选择器 由于逻辑函数Y中有A、B、C三个变量，可选用8选1数据选择器，现选用CT74LS151 (2）写出逻辑函数的标准与——或式 一 七段半导体数码显示器(LED) 真值表仅适用于共阴极LED 二　七段显示译码器的设计 真值表 a的卡诺图 b的卡诺图 c的卡诺图 d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 将小数点前后的芯片(3)和(4)的，RBI接高电平，则芯片(3)和(4)能正常显示0～9十个数码。 芯片(1)的RBI接地，并将芯片(1)的，BI/RBO和芯片(2)的RBI相连。同样将芯片(6)的RBI接地，将芯片(6)的BI/RBO和芯片(5)的RBI相连。这时，如果最高位(1)和最低位(6)是0时，这个0将被熄灭，而由于片(1)和片(6)的BI/RBO输出为0，故片(2)和片(5)这两位为0时也将被熄灭。 4 译码器的应用 用二进制译码器实现逻辑函数 译码器的每一个输出代表了相应输入变量的一个最小项，而任何逻辑函数都可以表示成最小项的标准表达式。因此利用附加门电路将这些最小项适当的组合起来，就可以实现任何逻辑函数。 m0 m1 m2 m3 ［例］ 试用3－8线译码器实现逻辑函数 解： 输入端令A2=A，A1=B，A0=C；输出端将Y1、Y2、Y4、Y7用一个或门使其相或，则或门的输出便是逻辑函数F。 将逻辑函数转换成最小项表达式，输出低电平时, 再转换成与非—与非形式。 当用74LS138译码器实现 时，由于74LS138输出是低电平有效，在时 ，其输出表达式为： 为了能用74LS138译码器实现 可以作如下逻辑变换 用一片74138加三个与非门就可实现该组合逻辑电路。 可见，用译码器实现多输出逻辑函数时，优点更明显。 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 例:用3线-8线译码器和与非门设计一个全加器. 4.3.4 数据选择器(MUX) 4选1数据选择器 8选1数据选择器 用数据选择器实现组合逻辑函数 　　数据选择器（Multiplxer，简称ＭＵＸ）也称为多路开关、多路选择器。其功能是从多路输入数据中选择一路进行传输。 　　在数据选择器中通常用地址信号来完成选择数据输出的任务，如一个４选１的数据选择器需要２位地址信号输入端，它共有　　　种不同组合，每一种组合可选择对应的一条数据输出。又如一个８选１的数据选择器应有３位地址信号输入端。其余依此类推。 1. 4选1数据选择器 一 例:试用与或门设计一个4选1的数据选择器。具有使能控制端,控制信号为1时,不工作,控制信号为0时,处于工作状态. 解:(1) 分析设计要求,列出功能表 设数据输入端分别为D0,D1,D2,D3,地址输入端为A0,A1,控制端为EN.由此可列出4选1数据选择器的功能表 (2) 根据功能表写出输出逻辑函数式: 当 时, 输出Y=0,数据选择器不工作 当 时, 数据选择器工作,输出逻辑函数为: 　　在数据选择器的输入数据都为1时,数据选择器输出逻辑函数为输入地址变量的全部最小项之和. (3) 画逻辑图 二　集成双4选1数据选择器74LS153 选通控制端EN为低电平有效，即EN=0时芯片被选中，处于工作状态；EN=1时芯片被禁止，Y≡0。 ２. ８选1数据选择器 一 例:试用与或门设计一个８选1的数据选择器。具有使能控制端,控制信号为1时,不工作,控制信号为0时,处于工作状态. 二　集成8选1数据选择器74LS151 74LS151的功能表 时，选择器被禁止，无论地址码是什么，Ｙ始终为０； 时，选择器工作，输出： 3 数据选择器的应用 用于数据选择器在输入数据全部为1时输出为地址输入变量的全最小项的和,因此，它是一个逻