DFM规则设置培训浅析.ppt

Comprehensive PCB Engineering Solutions Time to market Time to volume Time to value 华尔莱科技有限公司 主讲：季 伟 邮箱：wei.ji@ 手机：135-0198-5004 网址： E3K/T5K DFM 规则设置培训 ERF规则管理器架构 规则的汉化 规则建立的前期准备及规划 详细规则说明(DFF/DFA/DFT/HDI/SQA) 规则文件的优先级 如何扩展系统的检查能力（Script） 培训提纲 规则的匹配原则 规则区域的设置 如何建立自己的检查表 如何重新加载规则 ERF规则管理器架构 $GENESIS_EDIR\prog 规则文件的优先级 $GENESIS_DIR\sys\valor_prog $HOME\.genesis\valor_prog 优先级由低到高依次为： $GENESIS_EDIR， $GENESIS_DIR， $HOME 为系统环境变量 规则的汉化 建立自己的汉化别名文件（*.alias) 汉化别名文件内容的格式： 输出汉化的分析报告 “用户－系统－内置”的顺序 规则的匹配原则 先特殊后通配符的原则 有时发现检查用的规则并不是自己想要的， 为什么？ 1、定义相关的分类文件 规则建立的前期准备及规划 Valor_prog\def\comp_types.def Valor_prog\def\net_types.def Valor_prog\def\proc_areas.def Valor_prog\def\drc_areas.def Valor_prog\def\hdi_areas.def Valor_prog\def\null.def 2、修改用户自定义属性文件 规则建立的前期准备及规划 $GENESIS_DIR\fw\lib\misc\userattr # # Component attributes # FORCE_LIB=YES OPTION { NAME = _comp_type ENTITY = COMPONENT OPTIONS = axial;axial-large;bga;cbga;cob;csp;dip; dip300;dip600;discrete;discrete201; discrete402;discrete603;electro-mech; flipchip;label;lcc;lqfp;pfconn;pga; pihconn-inline;pihconn-rt-angle;pihmisc; pih-polar;plcc;pqfp;printed;qfp;radial; radial-tall;sip;smtconn;smtelect-mech; smtmisc;smtmixedconn;smtpolar;socket; soic;soj;solderable-mech;sop-ssop;sot; tab;tqfp;tsoic;tsop;tsop-tssop } 器件分类时会使用到该文件 3、建立器件类型属性加载文件 规则建立的前期准备及规划 #.cad_pkg #.delimiter \t # # Component Library # ----------------- # Attributes # ------------ # @.no_hole_under @.no_trace_under @.no_copper_shape_under @.no_text_under @_comp_type # # CAD Packges # ----------- # 0603* 1 1 * 1 discrete603 0805* 1 1 * 1 discrete SO-* * * * * soic SOT-* * * * * sot 输出CSV CAD库中的所有器件 裸板规则（DFF） 高密度板检查规则（HDI） 装配规则（DFA/DFT） 详细规则说明(DFF/DFA/DFT/HDI/SQA) 信号质量分析（SQA） 1、工艺区