原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA实验报告
基础实验
实验一 组合逻辑设计
一、 实验目的：
1、通过一个简单的3-8译码器的设计，掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解quartusII原理图输入设计的全过程。
二、实验的硬件要求：
1、主芯片：EP1K10TC100—3
2、输出：八个LED灯
3、输入：DIP拨码开关3位
三、实验器材：
试验箱
四、实验原理： 三八译码器三输入，八输出。当输入信号按二进制方式的表示为N时，输出端从零标记到八。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位有效的情况下，能表示所有的输入组合。
3-8译码器真值表
输入 输出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1 0 0 0 0 0 0 0 1
0 0 0 0 0 0 1 0
0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 0
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 0
0 1 0 0 0 0 0 0
1 0 0 0 0 0 0 0
五、实验步骤：
1、打开quartusII 软件，选择file-new project wizard…建立工程，选择器件主芯片：EP1K10TC100—3 ，工程文件名为ym，
2、新建Block diagram/schematic file程序
3、在窗口绘制原理图：单击鼠标右键选择symbol，选择相应原件用鼠标拖入文件中编辑，绘制完成后保存原理图，将程序名改为ym，与工程名相同。
4、对程序进行编译，编译无误后，进行波形仿真完成后，进行管脚配置，并将程序下载到实验箱
仿真波形
5、实验电路连线与实验结果
用拨码开关的低三位代表译码器输入，将之与配置好的管脚相连；用led灯代表译码器的输出，将之与配置好的管脚相连。完成连接后，拨动拨档开关，观察led的发光状态与输入状态的对应关系是否与真值表中的情况相同。经观察，led的发光状态符合真值表的描述。
六、试验心得
试验中对quartusⅡ的操作不够熟悉，绘制原理图出现连线错误，以致绘制原理图速度慢。通过实验熟悉了对软件的操作，掌握了建立工程的方法，绘制bdf文件的方法，了解了试验箱的使用。
实验二 扫描显示电路的驱动
一、实验目的：
了解教学系统中8位七段数码管显示模块的工作原理，设计标准扫描驱动电路模块。
二、硬件要求：
主芯片：EP1K10TC100-3，时钟源，八位七段数码显示管，四位拨码开关。
三、实验内容：
1、用拨码开关产生8421BCD码，用CPLD产生字形编码电路和扫描驱动电路，然后进行仿真，观察波形，正确后进行设计实现。调节时钟频率，感受“扫描”的过程，并观察字符亮度和显示刷新的效果。
2、编制一个简单的从0~F轮换显示十六进制的电路。
四、实验原理：
四位拨码开关提供8421BCD码，经译码电路后成为七段数码管的字形显示驱动信号。扫描电路通过可调时钟输出片选地址SEL[3..0]。由SEL[3..0]和A~G决定了8位中的哪一位显示和显示什么字形，SEL[3..0]变化的快慢决定了扫描频率的快慢。
五、实验步骤：
编写DECL7S实验代码并封装：
library ieee;
use ieee.std_logic_1164.all;
entity decl7s is
port(a: in std_logic_vector(3 downto 0);
led7s: out std_logic_vector(6 downto 0));
end;
architecture one of decl7s is
begin
process(a)
begin
case a is
when
文档评论（0）