第七组合逻辑电路.pptVIP

第一节 组合逻辑电路的分析 组合逻辑电路 组合逻辑电路的分析步骤 例题 一、组合逻辑电路 例1、分析电路的逻辑功能。 第二节 组合逻辑电路的设计 一、组合逻辑电路的设计步骤 第三节 编码器和译码器 编码器 译码器 一、编码器 二、译码器 第四节 数据分配器和选择器 数据分配器 数据选择器 第五节 运算器 加法器 比较器 一、加法器 二、比较器 二、数据选择器 数据选择器是指能够完成将多个数据通过选择，能送到一个数据输出端的逻辑电路。 数据输出 I0 I1 I2 I3 地址输入 00 01 10 11 数据输入 返回 返回 74LS151－八选一多路数据开关 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 I3 I2 I1 I0 Y W GND E I4 I5 I6 I7 S1 S2 S3 UCC 地址 控制 输出 输入 输入 E为控制端，低电平有效 返回 多路信号分时传送电路 I0 I7 ～ E C B A Y W W0 W7 ～ Y0 Y7 ～ G2B G2A G1 C B A GND GND W0 W7 ～ ′ ′ B2 B1 B0 74LS151 74LS138 返 回 半加器 不考虑进位，将两个二进制数A和B相加，称为半加。实现半加运算的电路称为半加器。 令A、B为加数，S为和，C为进位。可得真值表： S C 0 0 0 1 1 0 1 1 A B 1 0 0 1 0 0 0 1 C＝A · B 逻辑图 =1 ＆ A B S C 逻辑符号 ∑ co A B S C 返回 * * 第七章 组合逻辑电路 第一节 组合逻辑电路的分析 第二节 组合逻辑电路的设计 第三节 编码器和译码器 第四节 数据分配器和选择器 第五节 运算器 习 题 目录 返 回 数字电路 组合逻辑电路 时序逻辑电路 组合逻辑电路－－在任意时刻，输出状态值取决于该时刻各输入状态的组合，而与先前状态无关的逻辑电路。 二、组合逻辑电路的分析步骤 由已知逻辑图列写逻辑表达式； 化简表达式； 列写真值表； 分析逻辑功能。 返回 F A B A B F 0 0 0 1 1 0 1 1 A B 0 1 1 0 异或门 =1 返回 =1 例2、分析电路的逻辑功能。 A B F 0 0 0 1 1 0 1 1 A B 0 1 1 0 同或门 F A B B A ＝A?B 返回 例3、裁判表决电路 BA C A、B、C表示三名裁判，其中A是主裁判，B、C是副裁判。判断工作过程。 F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 当主裁判和一名副裁判认为合格时灯亮。 A C 返回 例4、分析下图，写出逻辑表达式并化简。 ≥1 F ≥1 A BC ＝ABC · A + ABC · C = ABC 返回 例5、如图，一个用于保险柜的密码锁控制电路，开锁的条件是：(1)要拨对密码；(2)要将开锁控制开关S闭合。条件满足，开锁信号为1，报警信号为0 ；条件不满足，开锁信号为0，报警信号为1，警铃报警 。试分析该电路的密码。 A BC D S EC ＆ F1开锁信号 ＆ F2报警信号 B A F1＝1，ABCD＝1001 ∴ 密码是1001。 F2＝1， ABCD≠1001 警铃报警 。 返回 例6、已知输入信号波形如图，试画输出波形图。 ≥1 ≥1 A BC F A BC 01 00 01 11 10 F A B C 0 0 0 0 0