单芯片可重构数字接收机的研究.pdfVIP

单芯片可重构数字接收机的研究 马涛李东生 (解放军电子工程学院·安徽合肥·230037) 摘要从系统的小型化并口可重构性角度出发介绍了SOPC技术，给出了单芯片． 数字接收机的实现方案，利用系统工具DSP Builder给出了QPSK解调功能模块． 的实现。 关键字数字接收机；SOPC；FPGA 1 引 言 随着超大规模集成电路的发展和超大规模可编程器件(FPGA)的出现，使得在一片 芯片上集成一个复杂系统成为现实，即系统芯片(SOC)，所以单模块、单芯片的接收机不 仅是可实现的，而且是一种必然趋势。用软件实现接收机数字信号处理功能并利用高速大 机的功能，而且由于在软件、硬件上都是一个模块，可以方便的进行功能扩展以及与其它 系统连接，基于以上原因，本文提出利用单芯片FPGA实现宽带中频数字接收机系统。 2 电子装备小型化和可重构问题 随着科学技术的发展，作战平台面临的威胁日益增加，其工作的电磁环境日渐复杂。 为了提高生存率，作战平台不得不配备越来越多的电子设备。这样将导致设备所占的体积、 重量、能耗增大。为了适应现代高科技战争的特点，电子装备应向小型化、轻量化方向发 展，在同一个硬件平台上实现不同设备或相同设备的相同功能，即装备的可重构性。要达 到这一目的，就必须从材料、设计手段、加工工艺、制造方法、组装方式和元器件等方面 着手。在设计方法上，采用先进的EDA技术可使装备集成化和小型化。 FPGA优越的特性为装备的小型化和可重构提供了可能。利用FPGA可以构造一个具 有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调、数据 格式、加密、通信协议等用软件来完成，这也符合软件无线电的思想。 3 SOPC解决方案 传统的SOC设计依赖于固定的ASIC。其设计方法通常采用全定制和半定制电路设计， 设计完成后如果不能满足要求，须重新设计再进行验证，其结果是设计开发周期变长，开 569 发费用大大增加。与ASIC比较，基于可编程逻辑器件FPGA的SOC设计就十分灵活、便 捷，不仅性能、速度、连接具有优势，而且可以缩短设计时间，再加上PLD是按标准器件 生产出来的，规模效应使得PLD 的成本低廉，故越来越多地成为 系统级芯片设计的首选。图1提 供了硬件(器件和开发套件)和 软件(EDA工具和P核)的全 套解决方案。它包含基于软核 Nios的嵌入式处理器和利用系 统工具DSPBuilder实现DSP处 理两种方案。这两种方案可以结 台使用。 图1 SOPC解决方案 4宽带数字接收机的实现方案 本文的宽带数字接收机是基于软件无线电中宽带中频带通采样结构的接收机，主要利 j；；fj单芯片FPGA实现A／D变换后的数字信号处理。 在宽带数字接收机中，数据处理需要有大的吞吐率，要提高系统的吞吐率就必须对信 号采用并行处理技术。传统的并行系统主要有弼种：一是基于多处理器系统的软件方法： 二是基于专用集成电路(ASIC)技术的实现方法。第一种方法，硬件效率不高，电路庞大 而复杂，在很多场合无法满足实时处理要求。第二种方法，由于采用ASIC电路，一旦设 计完成，只能专用，可编程能力差。当系统处理任务种类很多时，为完成实时处理，就需 要设计多个ASIC芯片，从而导致系统硬件规模大幅度增加。而且，上述两种方法的bO 形式都是固定的，无法适应不同的接口和不同的处理精度要求。随着大规模集成电路技术 的迅猛发展，以及在更苛刻的实时处理系统的要求下，现场可编程门阵列技术(FPGA) 的出现，弥补了以上的不足，它特有的并行处理和重构性使硬件系统更具快速性和灵活性。 本文提出的数字接收机实现方案如图2所示。 超大规模FPGA !‘ 一‘矗件重构部分 一‘‘一’…’一1： I ·．石、。 J(m) 一 i：