微机原理第6章1节2014SGQ绪论.pptVIP

* 存储芯片的字扩充 * 例:用1k×4 的片子 2114 组成 2k×8 的存储器：则要有2/1=2组芯 片，每组8/4=2片。 地址线—— 210=1K，需 10 根（片内） 数据线—— 8 根 控制线—— IO/ M 和 WR （3）、字位同时扩展：1K×4 扩展为2K×8的，则要有2/1=2组芯片，每组8/4=2片。组内采用位扩展，组间采用字扩展法。 * 图6.18 字位同时扩展连接图 图6.18给出了用2114(1?K?4)RAM芯片构成4?K?8存储器的连接方法。 * 二、存储器的连接 （一）存储芯片地址线的连接 芯片的地址线通常应全部与CPU的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 000H 001H 002H … 3FDH 3FEH 3FFH 全0 全1 00…00 00…01 00…10 … 11…01 11…10 11…11 范围（16进制） A9～A0 * （二）存储芯片片选端的译码 A19～A15 A14～A0 ????? 全0～全1 D7～D0 A14～A0 CE （1）片选端常有效 令芯片（组）的片选端常有效 不与系统的高位地址线发生联系 芯片（组）总处在被选中的状态 虽简单易行、但无法再进行地址扩充，会出现“地址重复” * 地址重复 一个存储单元具有多个存储地址的现象 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H～07FFFH 选取的原则：高位地址全为0的地址 为了避免重复地址，我们常用高位地址的译码 * 1、 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS154 （2）高位地址的译码 * 74LS138原理图 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A 74LS138功能表 G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 C B A 74LS138原理图 * 2、 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 * 时间：2013—11月4日 1、学习存储芯片扩展的基本步骤。 2、全译码扩展存储器芯片。 * 全译码示例 A15 A14 A13 A16 C B A G1 138 2764 A19 A18 A17 A12～A0 CE Y6 G2A G2B IO/M 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12～A0 A19A18A17A16A15A14 A13 * 芯 片 A15?A10 A9?A0 地址范围 RAM1 000000 0000000000 1111111111 0000H 03FFH RAM2 000001 0000000000 1111111111 0400H 07FFH RAM3 000010 0000000000 11111111111 0800H 0BFFH RAM4 000011 0000000000 1111111111 0C00H 0FFFH 表6.8 各组芯片的地址范围 * 图6.22 字位同时扩展连接图 * 3、 部分译码 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址