数字电子技术基础第三章绪论.ppt

T1、 T3为两个串联的PMOS， T2、 T4为两个并联的NMOS 2. 或非门： 3.9.5其他类型的CMOS逻辑门 图3.3.22 CMOS或非门 3.带缓冲级的CMOS门电路 3.9.5其他类型的CMOS逻辑门 上面电路存在的问题： ①输出电阻RO受输入状态的影响； ②输出的高低电平受输入端数目的影响 3.9.5其他类型的CMOS逻辑门 输入端数目愈多，低电平VOL越高；输出高电平VOH也提高 ③ 输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同 改进电路均采用带缓冲级的结构，如图3.3.23为带缓冲级的CMOS与非门电路 3.9.5 其他类型的CMOS逻辑门 图3.3.23 带缓冲级的与非门 二、漏极开路输出的门电路（OD门） 3.9.5 其他类型的CMOS逻辑门 图3.3.24 OD输出与非门74HC03电路结构图 OD门 1.结构和符号 3.9.5 其他类型的CMOS逻辑门 图3.3.2５ OD门的逻辑符号 2.工作原理 在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上。 3.9.5 其他类型的CMOS逻辑门 电平转换 图3.3.27 线与逻辑电路的接法 3.9.5 其他类型的CMOS逻辑门 4.上拉电阻RL的计算 3.9.5 其他类型的CMOS逻辑门 ① OD门输出为高电平 ② OD门输出为低电平 3.9.5 其他类型的CMOS逻辑门 OD门输出低电平最大值 三、 CMOS传输门 3.9.5 其他类型的CMOS逻辑门 T1为NMOS管， T2为PMOS管，C和C?为互补控制信号 图3.3.33 CMOS传输门 ? ? 1.电路结构及逻辑符号 2.工作原理 3.9.5 其他类型的CMOS逻辑门 图3.3.34 传输门的工作电路 （1）C＝0， C?＝1 只要vI在0～ VDD之间变化， T1和T2同时截止，输入和输出为高阻态，传输门截止，输出vo＝0 3.9.5 其他类型的CMOS逻辑门 （2）C＝1， C?＝0 vI 在0～ VDD时，输出为vo＝vI 0 vI VDD-VGS(th)N |VGS(th)P| vI VDD 其工作原理为：当C＝1,开关闭合，vo＝ vI ；当C＝0 ,开关断开，输出高阻态。 图3.3.36 CMOS双向模拟开关的电路及符号 3.9.5 其他类型的CMOS逻辑门 四、三态输出的CMOS门电路 3.9.5 其他类型的CMOS逻辑门 图3.3.38 CMOS三态门的电路及符号 3.9.5 其他类型的CMOS逻辑门 例1 CMOS门电路如图3.3.41所示，试分析电路的逻辑功能 解：当C＝0时， C ?＝1，传输门为高阻态，故输出Y＝Z 故这是由CMOS或非门和CMOS传输门构成的三态或非门 传输门 当C＝1时，C ?＝0，传输门为开启，输出Y＝（A＋B）? 解：（a） Y＝A 例2 由CMOS传输门构成的电路如图（a）、（b）、（c）所示，试写出各电路的输出函数的表达式。 (b)输出、输入真值表为 输出逻辑式为 其输出逻辑式为 注：为了避免传输门关闭时出现高阻态，可以在输出端通过大电阻接地；也可以输出端通过电阻接电源。这样输出端均会有确定的值。 (C)其输出输入真值表为 例3 电路如图3.3.43所示。试分析其逻辑功能 解：当EN?＝1时，传输门截止，输出为Y＝Z（高阻态）当EN?＝0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得Y＝A?，故为三态输出的反相器。 3.10 TTL电路与CMOS电路的接口* 无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。 其中n和m分别为负载电流中IIH、和IIL的个数。 集成逻辑门使用中的几个问题 1.多余输入端的处理 a. 将多余端和使用的输入端并联使用 注：这种方法对ECL门使带负载能力下降，对于CMOS门可降低工作速度，增加功耗。 b. 将多余端悬空或剪掉 注：对于TTL门电路，由于输入阻抗小，影响不大；对于CMOS门、ECL门，会使电路不能稳定工作 c. 依照逻辑门的功能将多余端接固定的电平，如对于与门和与非门，多余端可接高电平；而或门和或非门可接低电平， 3.10 TTL电路与CMOS电路的接口* 2.逻辑电平的匹配 方法是接上拉电阻或利用OC门来进行电平转换，现在有现成的各类电平转换电路供用户选择。 3.负载能力的匹配 在满足电平匹配的情况下，TTL门电路的驱动电流大，可以直接驱动CMOS门。而CMOS门的驱动电流很小，不能直接驱动TTL门。 采用的方法是使用专门的接口电路。注意：同一类型不同系列的逻辑