第3章微处理器的编程结构讲稿.ppt

二、实模式下的存储器寻址 （1）段地址：描述要寻址的逻辑段在内存中的起始位置。段地址保存在16位的CS、SS、DS和ES段寄存器中。 （2）偏移地址：描述要寻址的内存单元距本段段首的偏移量。在编程中常被称作“有效地址”。 （3）逻辑地址：是在编程中使用的地址，由段地址和偏移地址两部分组成。表示形式为“段地址：偏移地址”。 （4）物理地址：是存储器的实际地址，由CPU提供的20位地址码来表示，是惟一能代表存储空间每个字节单元的地址。 1、存储器地址 2、实模式下物理地址的产生 在编写程序使用的是16位的逻辑地址，而CPU与存储器交换数据所使用的是20位的物理地址，因而需要将逻辑地址映射为物理地址。 具体方法： 将段寄存器的16位段基址左移4位，低位补0，再与16位的偏移量相加，即可得物理地址。 物理地址=段基址×16+偏移量 逻辑地址的来源 序号 操作类型 逻辑地址 段基址 偏移量 隐含来源 允许替代来源 1 取指令 CS 　 IP 2 堆栈操作 SS 　 SP 3 取源串 DS CS,SS,ES SI 4 存目的串 ES 　 DI 5 以BP做基址 SS CS,dS,ES 有效地址EA 6 存取一般变量 DS CS,SS,ES 有效地址EA 3. 堆栈 堆栈是在存储器中开辟的一个特定区域。 开辟堆栈的目的主要有以下两点： (1) 存放指令操作数(变量)。此时，对操作数进行访问时，段地址由堆栈段寄存器SS来提供，操作数在该段内的偏移地址由基址寄存器BP来提供。 (2) 保护断点和现场。此为堆栈的主要功能。 SS SP SS SP 12H 34H 56H 78H SS SP 12H 34H 56H 78H 栈顶 栈底 栈顶 栈底 栈顶 栈底 SP 例：若已知当前SS＝1050H，SP＝0008H，AX＝1234H，则8086系统中堆栈的入栈和出栈操作如下图所示。 12 AA … 10500H 10501H 10502H 10503H 10504H 10505H 10506H 10507H 10508H 栈底 BB 10509H 段基址(SS) AX 34 12 12 34 34 PUSH AX 1050AH BB AA AA BB 12 34 BX 34 POP BX POP AX 栈顶 12 3. 中断请求和响应引脚 INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中断 该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽 INTA（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线 3. 中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务 4. 总线请求和响应引脚 HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权 HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权 5. 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 8086复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。8086的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns 5. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND 接地，向CPU提供参考地电平 MN/MX*（Minimum/Maximum） 模式选择，输入 接高电平时，8088引脚工作