基于LPC2138与FPGA等效采样示波器的设计.pdfVIP

第五篇 测控技术与数据采集 177 采样示波器的设计 石明江 王厚军 周玉鸿 电子科技太学自动化工程学院，成都，610054 频信号随机等效采样的处理过程，并给出了FPGA对采样点的处理方法扣LPC2138的软件处理过程，最终实 Hz--100 现一十模拟带宽为1 MHz的数字示波嚣。 关键词L11C2138，FPGA，等效采样 1引言 近年来，随着电子技术的飞速发展，便携式数字示渡器以其较高的性价比、较好的扩展件以及较广的使用 范围等特点被广泛应用。但是与台式示渡器相比，便携式示波器的模拟带宽很有限，对于高频信号检测存在一 定的缺陷。为了解决这个问题，本设计采用等效采样的方法对周期或准周期的高频信号进行波形复现。由于 所设计的数字示波器的输人频率范围较宽，本系统采用了等敛采样和实时采样两种方式。实时采样通常是等 时间间隔地对输人信号进行采样，它的最高采样频率是奈奎斯特极限频率；等效采样是指对周期或者准周期信 号的多个信号周期连续采样来复现一个信号波形，采样系统能以扩展的方式复现频率大大超过奈奎斯特极限 频率的信号波形。等效采样的实现是本设计的关键和创新点。 2 硬件总体设计 MSPS，但 其低端采样率会受到限制，可采用控制RAM写入 速度的方式来控制采样速率。等效采样时采用 50MHz的时钟对信号进行采样=微控制器采用处 理速度很快的嵌入式芯片LPC2138，主要负责对采 样数据及显示数据的处理和对FPGA的控制。可编 程逻辑芯片FPGA选用Ahera公司的 EPlK30QC208—3，其内部有3KB的RAM，在本设 计中采用0．5KB的储存空问存储采样数据。FPGA 主要对石英晶体进行计数产生数据存储地址，将高 速ADC的采样数据以采样时钟的速率写入其内部 RAM。写满256个点后，产生允许触发信号，当触发 信号有效时再写入256个数据，而且FpGA还要对 健盘进行扫描，把得到的键值传递给微控制器进行 图1便携式示波器的硬件系统原理框图 处理。微控制器对采样数据和显示数据进行处理， 然后传递给FPGA供液晶显示模块显示。 3 等效采样的实现 等效采样分为顺序和随机等敛采样两种。所谓“顺序采样”是按照一个固定的次序进行采集，每到来一个 新的触发事件就采集一个点，经过若干个信号周期后就可以将被测信号的各部分采样一遍，从而复现波形。这 种采样方法没有预触发的信息。随机等效采样就可提供预触发和触发信息以及触发后的信息。在随机等效采 样中，数据是随机采集到的。其原理是；在随机等效采样示波器中，每一组采样点是随机采集的，而与触发事件 中国西部嵌入式系统与单片机技术论坛2005学术年会论文集 无关。这些采样点的时问间隔为 已知时间，由采样时 钟米确定。当不渡器在等待触发事什到来时，其内部就 在连续地进行采集并将采集数据存储起来。当触发事件 到来时，我们测山触发事件到下一个采样点的时间，由于 采样间隔时问是固定的，因此就可以从该测量时间推算 出所有采样点相对触发的时问。多次重复上述过程，就 可以复现·个完整的随机采样的波形。 本系统创新点就是利用FPGA测出触发到下一个 采样点的时间间隔。系统框图如图2所示。 长延时和短延时模块与选择器模块在电路上构成一 图2等效采样系统框图 个自振荡环，详细电路如图3所示。 图3主要硬件电路 选择器模块是一个二选一开关，选择触发信号或者内部自振荡信号作为延时环节的输入。计数模块为一 个20位的计数器，它对延时模块与选择器模块构成的振荡环的振荡频率进行计数。详细原