数字电路--半导体存储器原理讲解.pptVIP

第七章 半导体存储器 7.1 概述 2.存储器的性能指标 a. ROM （非易失性存储器） PROM在出厂时存储内容全为1（或者全为0),用户可根据自己的需要写入，利用通用或专用的编程器，将某些单元改写为0(或为1)。 b.随机存储器RAM（读写存储器）（静态易失性存储器） （2）从制造工艺上分类 IDE: 英文全称为“Integrated Drive Electronics”，即“电子集成驱动器”，俗称PATA并口。 7.2 只读存储器（ROM） a.存储矩阵 b.地址译码器 2. 二极管ROM电路 其中： 7.2.2 可编程只读存储器（PROM） 二 、E2PROM（Electrically Erasable Programmable Read－Only Memory，简写为E2PROM） b. 擦除（写1）状态 c.写入（写0)状态 7.2.4 利用ROM实现组合逻辑函数 从ROM的数据表可见： 若把ROM的输入地址A1A0看作输入逻辑 变量，将输出数据D3D2D1D0看作一组输 出逻辑变量，那么输入输出之间实现的 就是一组多输出的组合逻辑函数： 地址译码器是一个与阵列，它的输出包含了输入地址变量的全部最小项，每一条字线对应一个最小项；存储矩阵是一个或阵列，每一位输出数据都是将地址译码器输出的一些最小项相加。 7.3 随机存储器（RAM） 其中： *地址译码器： *读/写控制电路: 注：上述框图的双向箭头表示一组可双向传输数据的导线，它所包含的导线的数目等于并行输入/输出数据的位数。 图7.3.2为1024×4位的RAM2114的工作原理图 * 存储矩阵：2114中有64行×（16×4)列＝4096个存储单元，每个存储单元都是由6个NMOS管组成，其示意图如图7.3.4所示。 二、 SRAM的静态存储单元 其中： T5、T6的开关状态是由 字线Xi 决定，当Xi ＝1时， T5、T6导通，锁存器的输出和位线接通；当 Xi＝0时， T5、T6截止，锁存器与位线断开。 T7、T8是由列地址译码器的输出端Yj来控制的。当 Yj ＝1时，所在的列被选中 ，T7、T8导通，这时第i行第j 列的单元的单元与缓冲器相连；当 Yj ＝0 时， T7、T8截止。 工作原理： 若 CS ?＝0，R/W ?＝0 ，则A1不通， A2、A3接通，加到I/O的数据被写入存储单元。 图7.4.1是用8片1024×1的RAM构成1024×8的RAM接线图。 7.4.2 字扩展方式 每一片256×8的A0～ A7可提供28＝256个地址，为0～0到1～1，用扩展的字A8、 A9构成的两位代码区别四片256×8的RAM，即将A8、 A9译成四个低电平信号，分别接到四片256×8RAM的CS ?，如下表 四片256×8RAM地址分配为 实现的电路如图7.4.3所示 图7.4.4为由4片2114构成的4096×4位RAM的电路连线图。 其各片RAM电路的地址分配如表7.2.1 如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。 再由字扩展方式构成1024×8位RAM，如图7.4.6所示，所以一共用了8片256×4位的RAM。 (2) 当地址码为0011001100,且R/W?=1 时，A9A8=00，256×8(1)组被选中，其他组被封锁。 作 业 7.4.2 字扩展方式 (2) (3) (4) 7.4.2 字扩展方式 图7.4.3 7.4.2 字扩展方式 7.4.2 字扩展方式 注：由于ROM芯片上没有读/写控制端，所以除此之外位扩展方式其余引出线的接法和RAM相同；而字扩展方式也同样适用于ROM。 7.4.2 字扩展方式 例7.4.2 试用256×4位的RAM，用复合扩展的方法组成1024×8位的RAM。要求：①画出连线图；②指出当R/W?=1，地址为0011001100时，哪个芯片组被选通？③指出芯片组(0)、(1)、(2)、(3)的地址范围。 解 ：（1)先用位扩展方式构成256×8位的RAM，其连线图如图7.4.5所示； 7.4.2 字扩展方式 (3)256×8(1)的地址为（0000000000)B~(0011111111)B ; 256×8(2)的地址为（0100000000)B~(0111111111)B ; 256×8(3)的地址为（1000000000)B~(1011111111)B ; 256×8(4)的地址为（1100000000)B~(1111111111)B 。 7.4.2 字扩展方式 7.2.3 可擦除的可编程只读存储器（EPROM） 常用的EPROM有2716(2K×8)、 2732(4K×8)、2764（8