第三章集成逻辑门(2学时)解说.ppt

逻辑门电路 半导体二极管的开关特性 半导体三极管的开关特性 二极管与门电路 TTL集成门电路的分类 一、电路 结论归纳 3. 输入多发射极的作用 输入多发射极的作用（续） 4. 推挽输出电路的作用 ⑴输出为低电平时： ⑵输出为高电平时： 开门电阻 RON 六、二种特殊门 2)电平转移功能 ⒉三态门电路 通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出既非高电平又非低电平的状态，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。这种电路称三态逻辑电路或称三态门电路。 §3 CMOS集成门电路 ⒊符号及导通条件 二、CMOS与非门 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） 三、CMOS或非门 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） 全部截止 F=1 F=F1F2F3? 所以：F=F1F2F3 VCC RL F1 F2 F3 F ? ? TTL电平 “1”→3.6V “0”→0.3V 转移电平 “1”≈10V “0” ≈ 0V VCC2 =10V F1 F ? RL VCC1=5V +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B ? ? ? ? ? ? D E ? ? ⑴电路 E称为控制端、使能端 1 截止 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B ? ? ? ? ? ? ⑵原理 E ? ? 结论： E＝1时，电路具备自身逻辑功能 截止 截止 高阻态 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B ? ? ? ? ? ? ⑵原理（续） E ? ? 0 导通 结论： E＝0时，电路输出为高阻状态。 F＝Z（高阻） 1V 1V 功能表 低电平起作用 ⑶符号 高电平起作用 功能表 A B F A B F 分时控制各个门的CS端，就可以让各个门的输出信号分时进入总线 同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态 ⑷三态门用途 ０ ０ 1 …… 总线 A3 B3 CS3 A2 B2 CS2 A1 B1 CS1 A4 B4 注意和OC门线与的区别！！ —— 总线连接电路 两个三态门组成的电路， 门1为低电平使能 门2为高电平使能 ——实现数据的双向传输 E=0，门1导通，门2禁止，数据从A?B E=1，门2导通，门1禁止，数据从B?A ⑷三态门用途（续） TTL与非门电路使用注意 见 知识复习： ⒈ MOS管分类 PMOS管:结构简单，工作速度低，负电源工作。 NMOS管:工艺复杂，正电源工作。 CMOS管:PMOS管和NMOS管组成互补电路。 ⒉工作区 TTL: 截止 放大 饱和 CMOS: 截止 饱和 非饱和 相当开关电路: 断开 接通 VN S D G D S G VP PMOS管 NMOS管 VGS＜VTP 时导通 取:VTP =－2V VGS＞VTN 时导通 取:VTN =2V 即:|VGS | ＞ |VTP |= 2V时导通 ⑴静态功耗小。（约10μW） ⑵允许电源电压范围宽。（3?18V） ⑶扇出系数大。（带同类负载N≥50） ⑷抗噪容限大。（Vth=1/2VDD） ⒋ CMOS电路的特点 最大提供电流1.5mA ⑸速度较低。（tpd=40 nS） CMOS电路导通时阻抗较大（1KΩ），由于分布电容Co的存在，电平高低变化时充放电较慢，影响其工作速度。 NMOS管驱动管 PMOS管负载管 一、CMOS反相器 VDD A F SP DN GP VP VN DP SN GN 漏极相连做输出端 PMOS管的衬底总是接到电路的最高电位 NMOS管的衬底总是接到电路的最低电位 柵极相连做输入端 ⒈电路 A=1 导通 截止 V０=0V 即F＝0 VDD A F VP VN ⒉工作原理 设VDD＝10V，A＝1时，VA＝10V A＝0时，VA＝0 V VgsP=0 V VgsN=10 V ⒉工作原理（续） A=0 截止 导通 V０=10V 即F＝1 VDD A F VP VN 设VDD＝10V，A＝1时，VA＝10V A＝0时，VA＝0 V VgsP=－10 V VgsN=0 V A VP VN Y 0 导通 截止 1 1 截止 导通 0 结论： VDD VP2 VP1 VN2 VN1 A