8086系统结构2解答.ppt

* 8088最小模式系统 * 8088最大模式系统 * §2-5 8086CPU时序 概述 时序就是指系统中各总线信号（即地址、数据和控制信号）产生的先后次序。 学习总线操作时序对接口电路设计是至关重要的： 帮助我们深入了解执行指令的过程，准确地掌握CPU与存储器、CPU与I/O设备以及I/O设备之间的操作定时关系； 在程序设计时了解时序有助于选择适当的指令，优化程序设计； 在计算机实时控制系统设计中要利用时序完成实时操作。 * 指令周期（Instruction Cycle）： 执行一条指令所需的时间称为指令周期。不同指令的指令周期的长短是不同的。一个指令周期由几个总线周期组成。 总线周期（Bus Cycle）：BIU完成一次访问存储器或I/O端口操作所需要的时间，称作一个总线周期。一个总线周期由几个T状态组成。 时钟周期（Clock Cycle）：CPU的时钟频率的倒数，也称T状态。 注意：在8086／8088CPU中，每个总线周期至少包含4个时钟周期（T1~T4），一般情况下，在总线周期的T1状态传送地址，T2~T4状态传送数据。 * 系统的复位与启动 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启动，RESET至少维持4个时钟周期的高电平。 复位操作：当RESET信导变成高电平时，8086/8088CPU结束现行操作，各个内部寄存器复位成初值。 标志寄存器 清零 指令寄存器 0000H CS寄存器 FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H 指令队列 变空 其它寄存器 0000H * 复位后程序执行：代码段寄存器CS=FFFFH，指令指针IP=0，从内存的FFFF0H处开始执行指令。在FFFF0处存放了一条无条件转移指令，转移到系统引导程序的入口处，这样系统启动后就自动进入系统程序。 可屏蔽中断被屏蔽：标志寄存器被清0，程序中要用指令STI来设置中断允许标志。 * 系统的复位动画演示 * 在RESET信号变成高电平后，经过一个时钟周期，所有的三态输出线被设置成高阻，并一直维持高阻状态（浮空），直到RESET信号回到低电平为止。 在高阻状态的前半个时钟周期，三态输出线被置成不作用状态，当时钟信号又变成高电平时，才置成高阻状态。 置成高阻状态的三态输出线包括：AD15~AD0、A19/S6~A16/S3、BHE/S7、M/IO、DT/R、DEN、WR、RD和INTA。另外有几条控制线在复位之后处于无效状态，但不浮空，它们是ALE、HLDA、RQ/GT0、RQ/GT1、QS0、QS1。 * 最小模式下的总线操作 读总线周期（动画） * 读总线周期 T1状态： M/IO信号在T1状态有效，指出CPU是从内存还是从I/O端口读取数据。M/IO信号的有效电平一直保持到总线周期结束的T4状态。 T1状态开始，20位地址信号通过多路复用总线输出，指出要读取的存储器或I/O瑞口的地址。高4位地址从A19/S6~A16/S3地址/状态线送出，低16位从AD15~AD0地址/数据线送出。 ALE引脚上输出一个正脉冲作地址锁存信号。在T1状态结束时，M/IO信号，地址信号均已有效，ALE的下降沿用作锁存器8282的选通信号，使地址锁存。 * T1状态： BHE信号有效，作为奇地址存储体的选体信号，配合地址信号可实现存储单元的寻址，它表示高8位数据线上的数据有效。 系统中若接有数据总线收发器8286时，在T1状态，DT/R端输出低电平，表示本总线周期为读周期，用DT/R去控制8286接收数据。 * T2状态： 地址信号消失，A19/S6~A16/S3引脚上输出状态信息S6~ S3，指出当前正在使用的段寄存器及中断允许情况。 低位地址线AD15~AD0进入高阻状态，为读取数据作准备。 BHE/S7变成高电平，输出状态信息S7，S7在设计中未赋于实际意义。 RD信号有效，送到所有的存储器和I/O端口，但只选通地址有效的存储单元和I/O端口，使之能读出数据。 若系统中接有8286，DEN信号在T2状态有效，作为8286的选通信号，使数据通过8286传送。 * T3状态： T3状态一开始，CPU采样READY信号，若此信号为低电平表示系统中所连接的存储器或外设工作速度较慢，数据没有准备好，要求CPU在T3和T4状态之间再插入一个TW状态。READY是通过时钟发生器8284传递给CPU的。 当READY信号有效时，CPU读取数据。在DEN＝0、DT/R＝0的控制下，内存单元或I/O端门的数据通过数据收发器8286送到数据总线AD15~AD0上。CPU在T3周期结束时，读取数据。S3S4指出了当前访问哪个段寄存器，若S3S4＝10，表示访问CS段，读取的是指令，C