CPU核心器件课程设计.docVIP

CPU核心器件课程设计 第一章 课程设计 1.1 目的 进一步了解Proteus软件的基本用法 了解译码器、编码器、比较器、数据选择器、三态缓冲器、触发器、寄存器等的作用和构造方法 了解组合逻辑电路和时序逻辑电路 了解时序发生器和启停电路 了解CPU内部的程序计数器、程序状态字、地址寄存器、数据缓冲寄存器、指令寄存器、指令译码器、累加器等核心器件的作用和构造方法 1.2 设备与器材 设备： PC机 、Proteus 7.10软件。 器材：三八译码器74LS138 带优先权的数据编码器74LS148 发光条带：LED-BARGRAPH 示波器：OSCILLOSCOPE 数字时钟信号源：DCLOCK 四位D型触发器：74LS175 D型触发器：74LS74 双输入端与门：AND_2 双输入端与非门：NAND_2 非门：NOT 四输入端与非门：NAND_4 逻辑状态端子，发光二极管，七段数码管等 第二章 设计内容和方案 2.1 设计内容。 实验部分：实现前述CPU的核心器件 实现基本时序电路和启停逻辑电路 2.2 设计方案 利用Proteus软件搭建电路，模仿老师的项目案例完成电路图的设计，完善电路图，增加一些自己的认为可行的修改，并验证修改的可行性，利用构建的电路图结合课本上的理论知识完成电路搭建。 第三章 课程设计相关原理简述 3：8译码器74LS138功能演示 74LS138工作原理： ①当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 ③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 ④可用在8086的译码电路中，扩展内存。 输入输出 STA /STB /STC A2 A1 A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 × H × × × × H H H H H H H H × × H × × × H H H H H H H H L × × × × × H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L 带优先权的数据编码器74LS148 有些单片机控制系统和数字电路中，无法对几个按钮的同时响应做出反映，如电梯控制系统在这种情况下就出出现错误，这是绝对不允许的于是就出现了74ls148优先编码器，先说一下他的基本原理.他允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 优先编码器74ls148功能表 输入 输出 EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 x x x x x x x x 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 1 0 0 x x x x x 0 1 1 0 1 0 1 0 0 x x x x 0 1 1 1 0 1 1 1 0 0 x x x 0 1 1 1 1 1 0 0 1 0 0 x x 0 1 1 1 1 1 1 0 1 1 0 0 x 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 3. 数据比较器74LS85 在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。 集成数值比较器74LS85是４位数值比较器，其功能如下： 从功能表可以看出，该比较器的比较原理和两位比