并行VITERBI译码器的FPGA实现.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
并行VITERBI译码器的FPGA实现.pdf

2.4硬件实现结果 40芯片进行了综合。综合结果及最终消耗的资源如图7所示,共消 公司的Quartus5.0软件,针对Stratix 使在最坏的情况下,该电路仍然能够达到155.33MI-Iz的速度。 i墨 瀛毫毛醢壤套甄§箍露j _|ii j 董稻穗娃嚣纛》jo≯童一ji . 罐0: od:6438hs) 155。33艄H。(peri 鬣麓 od:6,415ns) 155.88糕tz(peri 鬻薯j 156,05 M,Hz(period=6.46套蠢;; 露黧|1 156,27赫Mz(period=8,399n置) 零- 157,23酗Hz od=8.360 漆滋≮辫鬻鹾 黪。j (peri ns) 鹾一一一一一一鬈一一鹱一一 ◆鞴纛漱m郾躐鬻鬻赫麟鬻滋鬻鬻 】53.23期}f芏(DelFiod:6.360n置1 图7综合结果 图8综合后的关键路径 3.结论 构的基础上,再添加几级迭代单元就可以了;而传统的数字下变频结构,为了提高输出精度,不光需要重 新设计查找表,还需要修改两个宽输入的乘法器的结构,因此本文提出的结构的拓展性是非常好的。 中频的数字下变频的需求。 参考文献 [1]孟详育,王友钊.一种基于CORDIC算法的高精度数控振荡器的SIC设计.浙江大学.2003 Andmka.AofCORDIC forFPGAbased c0啪珥lters.AndrakaConsuhing 【2]Ray survey algorithms Group.1998 [3]Uwe Meyer-Baese.数字信号处理的FFGA实现.清华大学出版社.2003 [4]杨小牛,楼才义,徐建良.软件无线电原理与应用.北京:电子工业出版社,2001 [5]Intersillnc,HSP50214B,Data sheet.pdf,WWW.interail.eonl,May,2000 朱芸1,李玉柏2 电子科技大学通信学院DSP实验室 1zhuyun304@126.com,2ybli@uestc.edu.cn 摘要:在卫星通信以及超3G通信系统中,都采用了交织与卷积编码相结合的编码方式,在一场特殊场 ’ lOOMbiCs以上。 关键词:维特比;回溯;流水;状态度量

文档评论(0)

带头大哥 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档