第2章ARM微处理器的结构与模型答题.pptVIP

2-6-1 ARM所支持的异常 IRQ(Interrupt Request): 中断请求（IRQ）异常是一个由nIRQ输入端的低电平所产生的正常中断。IRQ的优先级低于FIQ。对于FIQ序列它是被屏蔽的。任何时候在一个特权模式下，都可通过置位CPSR中的I 位来禁止IRQ。 不管异常入口是来自ARM状态还是Thumb状态，IRQ处理程序都会通过执行下面的指令从中断返回： SUBS PC,R14_irq,#4 2-6-1 ARM所支持的异常 IRQ(Interrupt Request): FIQ IRQ (Reserved) Data Abort Prefetch Abort Software Interrupt Undefined Instruction Reset 0x1C 0x18 0x14 0x10 0x0C 0x08 0x04 0x00 2-6-1 ARM所支持的异常 FIQ(Fast Interrupt Request): 快速中断请求(FIQ)适用于对一个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专用的寄存器可用来满足寄存器保护的需要（这可以加速上下文切换的速度）。 不管异常入口是来自ARM状态还是Thumb状态，FIQ处理程序都会通过执行下面的指令从中断返回： 在一个特权模式中，可以通过置位CPSR中的F位来禁止FIQ异常。 SUBS PC,R14_fiq,#4 2-6-2 对异常的响应(进入异常) 在异常发生后，ARM9内核会作以下工作: 在LR中保存当前执行指令的下一条指令的地址，即：LR＝PC－4； 将CPSR复制到适当的SPSR中； 将CPSR模式位强制设置为与异常类型相对应的值； 强制PC从相关的异常向量处取指。 ARM9内核在处理中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。 程序A IRQ服务程序 系统模式 IRQ模式 程序 寄存器组 LR_sys SPSR_irq LR_irq LR PC CPSR SPSR SYS 0 ? 0 . . . ? ? ? ? MOD T F I . . . N Z C V IRQ 0 ? 1 . . . ? ? ? ? BackAddr JumpAddr Jump SYS 0 ? 0 . . . ? ? ? ? “?”表示对该位不关心 2-6-2 对异常的响应(进入异常) 进入异常过程： 1. 程序在系统模式下运行用户程序，允许IRQ中断； 将CPSR寄存器内容存入IRQ模式的SPSR寄存器 置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ模式 将下一条指令的地址存入IRQ模式的LR寄存器 将跳转地址存入PC，实现跳转 2-6-3 从异常返回(退出异常) 当异常结束时，异常处理程序必须: 将LR(R14)中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同； 将SPSR的值复制回CPSR； 清零在入口置位的中断禁止标志。 程序A IRQ服务程序 系统模式 IRQ模式 程序 寄存器组 LR_sys SPSR_irq LR_irq LR PC CPSR SPSR SYS 1 ? 0 . . . ? ? ? ? MOD T F I . . . N Z C V IRQ 0 ? 1 . . . ? ? ? ? BackAddr JumpAddr return SYS 0 ? 0 . . . ? ? ? ? SYS 0 ? 0 . . . ? ? ? ? BackAddr-4 Jump “?”表示对该位不关心 2-6-3 从异常返回(退出异常) 在异常处理结束后，异常处理程序完成以下动作： 将SPSR寄存器的值复制回CPSR寄存器； 将LR寄存的值减去一个常量后复制到PC寄存器，跳转到被中断的用户程序。 本章总结 ARM状态下寄存器 Thumb状态下寄存器 寄存器组织 ARM微处理器的工作模式 ARM微处理器编程模型 ARM微处理器的工作状态 程序状态寄存器 数据存储格式 指令长度及数据结构 异常 对异常的响应 从异常返回 异常类型 * * ，正在逐渐改变着传统的工业生产和服务方式 ，正在逐渐改变着传统的工业生产和服务方式 ，正在逐渐改变着传统的工业生产和服务方式 ARM中异常中断的种类 **复位（RESET)** 当处理器复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行。复位异常中断通常用在下面几种情况下：系统加电时；系统复位时；跳转到复位中 断向量处执行成为软复位。 **未定义的指令** 当ARM处理器或者是系统中的协