第3章并行端口答题.ppt

共阴数码管码表 0x3f , 0x06 , 0x5b , 0x4f , 0x66 , 0x6d , 0 1 2 3 4 5 0x7d , 0x07 , 0x7f , 0x6f , 0x77 , 0x7c , 6 7 8 9 A B 0x39 , 0x5e , 0x79 , 0x71 , 0x00 C D E F 无显示 LED数码显示方式及电路 静态显示方式 LED显示器工作方式有两种：静态显示方式和动态显示方式。静态显示的特点是每个数码管的段选必须接一个8位数据线来保持显示的字形码。当送入一次字形码后，显示字形可一直保持，直到送入新字形码为止。这种方法的优点是占用CPU时间少，显示便于监测和控制。缺点是硬件电路比较复杂，成本较高。 动态显示 动态显示的特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。选亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选，利用发光管的余辉和人眼视觉暂留作用，使人的感觉好像各位数码管同时都在显示。动态显示的亮度比静态显示要差一些，所以在选择限流电阻时应略小于静态显示电路中的。 键盘的应用 1、键盘的分类 键盘分编码键盘和非编码键盘。键盘上闭合键的识别由专用的硬件编码器实现，并产生键编码号或键值的称为编码键盘，如计算机键盘. 而靠软件编程来识别的称为非编码键盘； 在单片机组成的各种系统中，用的最多的是非编码键盘。也有用到编码键盘的。 非编码键盘有分为：独立键盘和行列式（又称为矩阵式）键盘。 按键在闭合和断开时，触点会存在抖动现象： 第4章 AT89S51片内并行端口的  原理及编程  * 【内容概要】本章介绍AT89S51单片机片内的4个双向的8位并行I/O端口P0、P1、P2和P3的内部电路结构、工作原理及应用，并介绍使用C51对4个8位并行I/O端口的编程。 * 4.1 AT89S51的并行I/O端口的结构及工作原理 AT89S51共有4个双向的8位并行I/O端口：P0、P1、P2和P3，它们的输出锁存器属于特殊功能寄存器。4个端口除了按字节输入/输出外，还可位寻址，便于实现位控功能。 4.1.1 P0口 双功能的8位并行端口，字节地址为 80H，位地址为80H～87H。端口的各位具有完全相同但又相互独立的电路结构，P0口某一位的位电路结构如图4-1所示。 * 图4-1 P0口某一位的位电路结构 1．位电路结构 P0口某位的电路包括： （1）一个数据输出锁存器，用于数据位锁存。 （2）两个三态数据输入缓冲器，分别是用于读锁存器的输入缓冲器BUF1和读引脚的输入缓冲器BUF2。 （3）一个多路转接开关MUX，一个输入来自锁存器的端，另一输入为地址/数据信号的反相输出。MUX由“控制”信号控制，实现锁存器的输出和地址/数据信号之间的转接。 （4）数据输出的控制和驱动电路，由两个场效应管（FET）组成。 * 2．工作过程分析 （1）P0口用作通用I/O口 当用作通用I/O口时，对应的“控制”信号为0，MUX打向下面，接通锁存器的端，“与门”输出为0，上方的场效应管截止，形成的P0口输出电路为漏极开路输出。 P0口用作输出时，来自CPU的“写”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并由引脚P0.x输出。当D锁存器为1时，端为0，下方场效应管截止，输出为漏极开路，此时，须外接上拉电阻才能有高电平输出； 当D锁存器为0时，下方场效应管导通，P0口输出为低电平。 * P0口作为输入口使用时，有两种读入方式：“读锁存器”和“读引脚”。当CPU发出“读锁存器”指令时，锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线；当CPU发出“读引脚”指令时，锁存器的输出状态=1（即端为0），从而使下方场效应管截止，引脚的状态经下方的三态缓冲器BUF2进入内部总线。 * （2）P0口用作地址/数据总线 当AT89S51外扩存储器或I/O时，P0口作为单片机系统复用的地址/数据总线使用。 当作为地址或数据输出时，“控制”信号为1，硬件自动使转接开关MUX打向上面，接通反相器的输出，同时使“与门”处于开启状态。当输出的地址/数据信息为1时，“与门”输出为1，上方的场效应管导通，下方的场效应管截止，P0.x引脚输出为1；当输出的地址/数据信息为0时，上方的场效应管截止，下方