第2章单片机芯片的硬件结构重点.ppt

2.1.1 AT89C51单片机的逻辑结构 1、AT89C51单片机的基本组成 中央处理器CPU：8位，运算和控制功能 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外中断2个，定时/计数中断2 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 2.89C51芯片逻辑结构图 3.单片机的工作过程 2.1.3 AT89C51的信号引脚 P3口线的第二功能 3.控制、选通和复位引脚 （1） (9脚)：复位信号输入端。当振荡器工作时，RST引脚出现两个周期以上高电平将使单片机复位。 （2） (30脚)：地址锁存使能端/编程脉冲。当访问外部器件时的负跳变将低8位地址写入地址锁存器；在Flash编程时输入编程脉冲。在非访问外部器件期间，引脚仍以1/6振荡频率的脉冲输出，可用于外部计数或时钟信号。 （3） (29脚)：访问外部程序存储器读选通信号。在访问外部程序存储器读取指令码时，每个机器周期产生两次有效信号，即输出两个有效脉冲，有效信号作为外部ROM芯片输出允许OE的选通信号。在读内部ROM或片内外RAM时，信号无效。 （4） (31脚)：访问内部或外部程序存储器选择信号/编程电源。 当端保持高电平(接Vcc)时则CPU首先从片内0000H单元开始执行内部程序存储器程序，如果外部还有扩展程序存储器，则CPU在执行完内部程序存储器的程序后自动转向执行外部程序存储器的程序； 端保持低电平(接GND端)时，只访问片外ROM，即从0000H~FFFFH单元顺序访问（MCS-51系列芯片8031无片内ROM，则直接接低电平）；如果保密位被编程，则复位时内部会锁存端的状态。 为Flash编程电压。在对片内Flash编程时，此引脚施加12V编程允许电压(如果选用的Flash编程电压是12V允许值的话)。 P3口线的第二功能 P3.0(10脚)：(串行接收端口)。 P3.1(11脚)：(串行发送端口)。 P3.2(12脚)：(外部中断0请求端)。 P3.3(13脚)：(外部中断1请求端)。 P3.4(14脚)：(定时/计数器0外部计数输入端)。 P3.5(15脚)：(定时/计数器1外部计数输入端)。 P3.6(16脚)：(外部数据写选通)。 P3.7(17脚)：(外部数据读选通)。 芯片引脚的第二功能 （1）89C51 的引脚复用 P3口的8条口线都定义有第二功能。有的芯片还有与编程相关的第二功能。 （2）引脚复用不会引起混乱 第一功能与第二功能是不同工作方式下的信号，不会发生使用上的矛盾。 4、并行输入/输出电路结构 (2)输出举例 (3)输入举例 2.1.4 （1） 时钟电路 2. 分频电路 振荡电路产生的振荡信号并不直接为单片机所用，而要进行分频，以得到单片机各种相关的时钟信号。 定时单位 1. 拍节与状态 即振荡周期，时钟脉冲频率的倒数，定义为拍节（P）。时钟信号的周期定义为状态（S）。1S=2P 2. 机器周期 规定一个机器周期的宽度为6个状态，S1~S6。 3. 指令周期 执行一条指令所需要的时间，可包含1个、2个或4个机器周期。 2. 初始化状态复位后的片内状态为 PC 0000H ACC 00H B 00H PSW 00H SP 07H DPTR 0000H P0~P3 0FFH IP xxx00000B 完成复位操作需24个状态周期 IE 0x000000B TMOD 00H TCON 00H TH0,TL0,TH1,TL1 00H SCON 00H SBUF 不定 PCON 0xxxxxxxB 2.2存储器 2.2.1 数据存储器 RAM位寻址区位地址表 2.2.2 内部数据存储器高128单元区 （3）程序状态字（PSW----Program Status Word） 是8位寄存器，它包含了程序状态信息。 CY：进位标志。在执行某些算术和逻辑运算时，可被硬件或软件置位或清除。 AC：辅助进位标志。当低4位数向高4位数进位或借位时，AC将被硬件置1，否则就被清除。 RS0，RS1：用软件置位或清除来确定工作寄存器区。 （0，0）——区0（0