组合电路分析.pptVIP

组合线路分析 内容提要 逻辑门外特性：逻辑门的晶体管实现，门电路特性参数 正、负逻辑 组合线路分析方法 典型组合逻辑电路的分析：全加器、译码器、多路选择器、奇偶校验器 2.1 逻辑门电路的外特性 逻辑门的晶体管实现 门电路的主要外特性参数 逻辑门的电路实现 集成电路中，逻辑门由“晶体管”开关构成，最流行的实现简单开关的晶体管是金属氧化物半导体场效应管（MOSFET）。MOSFET有两种类型 NMOS：N沟道MOS管 PMOS：P沟道MOS管 NMOS管工作原理 NMOS管可看成电压控制的电路开关 G：栅极，D：漏极，S：源极 GD、GS之间绝缘 当加在栅极的电压足够大（VGS阈值电压），DS导通；否则DS截止 NMOS逻辑门 非门 与非门 或非门 与门 或门 由NMOS技术实现的非门 由NMOS技术实现的与非门 由NMOS技术实现的与门 由NMOS技术实现的或非门 由NMOS技术实现的或门 CMOS逻辑门 同时使用NMOS管和PMOS管构造门电路，其特点是低功耗 Complementary Metal-Oxide-Semiconductor Transistor PMOS晶体管 由CMOS技术实现的非门 CMOS电路的结构 CMOS电路的结构 用PMOS管构成的PUN(Pull Up Network)代替NMOS电路中的上拉电阻 PUN晶体管数目与PDN（Pull Down Network）相等 若PDN中的NMOS管是串行连接的，则PUN中的PMOS管是并行连接的；反之亦然。 输出Vf要么被PDN下拉到GND，要么被PUN上拉到VDD 由CMOS技术实现的与非门 由CMOS技术实现的或非门 由CMOS技术实现的与门 教材中的逻辑门的NMOS电路 简单逻辑门：与、或、非门 复合逻辑门：与非、或非、与或非、异或 三态门 NMOS非门 NMOS与非门 NMOS与门 NMOS或门 或非门 异或门 三态门 2.1 逻辑门电路的外特性 逻辑门的电路实现 门电路的主要外特性参数 门电路的主要外特性参数 标称逻辑电平：逻辑0、1对应的理想电平值，分别记为V(0)、V(1) TTL门电路：V(1)=5V，V(0)=0V 开门与关门电平 开门电平：表示逻辑1的最小电平 关门电平：表示逻辑0的最大电平 TTL门电路开门电平约3V，关门电平约0.4V 门电路的主要外特性参数 扇入系数（Nr）：门电路允许的输入端数目 一般门电路的扇入系数为1~5，最多不超过8 与非门不用的输入端应接高电平 或非门不用的输入端应接地 门电路的主要外特性参数 扇出系数（Nc）：门的输出端能连接下一级输入端的个数 一般门的扇出系数为8，驱动门的扇出系数可达15~25 门电路的主要外特性参数 平均时延（ty）：门电路输入端信号的变化引起输出端信号变化所需要的平均时间。 根据ty的大小，可把集成门电路分为四类 低速组件： ty＝40～160ns 中速组件： ty＝15～40ns 高速组件： ty＝8～15ns 超高速组件： ty8ns 2.2 正逻辑与负逻辑 2.2 正逻辑与负逻辑 正逻辑：高电平~１，低电平~０ 负逻辑：高电平~０，低电平~１ 正混合逻辑：输入正逻辑，输出负逻辑 负混合逻辑：输入负逻辑，输出正逻辑 正逻辑与负逻辑是对偶的(对偶定理) 2.3 组合电路分析方法概述 组合逻辑电路：电路中没有记忆部件，输出的状态完全由输入信号决定 组合逻辑电路的分析方法 例１、分析下列电路的逻辑功能 例２：分析下列电路的逻辑功能 奇（偶）校验码 由信息码加一位奇（偶）校验位形成奇（偶）校验码。 奇校验码中1的个数为奇数个 偶校验码中1的个数为偶数个 2.4 全加器 定义：实现两个一位的二进制数求和，并生成高位进位位。 一位二进制全加器 一位二进制全加器多种逻辑图 2.5 译码器 功能：将输入的编码转换成另一种编码输出 例： 独热码译码器 键盘译码器 8421码至格雷码译码器 3－8译码器 3－8译码器 半导体存储器芯片示意图 键盘译码器 键盘译码器 Ki对应512个最小项，但本例中规定同一时刻键盘有且只有一个键被按下（接高电平）故当Ki＝１时，Kj＝０（j=0,1,…,9且j≠i），如此一来Ki只能对应一个最小项 8421码至格雷码译码器 2.6 多路选择器 功能：从2^n路输入信号中选择一路赋值给输出。 4路选择器的逻辑图 2^n路数据选择器 多路选择器应用举例 多路分配器 功能：将输入赋值给2^n个输出中的一个 4路分配器的逻辑图 奇偶校验器 奇（偶）校验码 由信息码加一位奇（偶）校验位形成奇（偶）校验码。 奇校验码中1的个数为奇数个 偶校验码中1的个数为偶数个 同、异或的一些运算规律 名词 奇校验位生成器：输入d1…dn生成相