MSI组合电路逻辑功能测试.docVIP

实验五 MSI组合电路逻辑功能测试 一、实验目的 1．全加器、编码器、译码器、数据选择器等组合逻辑功能模块的 2.了解组合逻辑功能模块的工作 二、实验仪器与器材 1．XST-5B数字电路实验装置、实验模板 2．集成电路74LS148、74LS138、74LS151等。 3．导线若干、+5V电源 三、预习要求 预习半加器、全加器、编码器、译码器、数据选择器、数值比较器的逻辑功能。 四、实验原理 中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。 1．全加器 全加器－－考虑低位进位数的两个一位二进制数的加法运算逻辑电路。二进制全加器的输入有加数Ai ，被加数Bi ，来自低位的进位数Ci-1；输出也有两个，分别是和数Si和进位数Ci 。 表5-1是全加器的真值表，其中，表示两个加数，表示来自低位的进位，，表示相加后得到的和及进位。 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表5-1 全加器真值表 2.编码器 编码器是一种常用的组合逻辑电路，用于实现编码操作。编码操作就是将具体的事物或状态表示成所需代码的过程。按照所需编码的不同特点和要求，编码器主要分成二类：普通编码器和优先编码器。 普通编码器：电路结构简单，一般用于产生二进制编码。包括： a．二进制编码器：如用门电路构成的4—2线，8—3线编码器等。 b．二一十进制编码器：将十进制的0～9编成BCD码， 优先编码器：当有一个以上的输入端同时输入信号时，普通编码器的输出编码会造成混乱。为解决这一问题，需采用优先编码器。如8线—3线集成二进制优先编码器74LS148、10线—4线集成BCD码优先编码器74LS147等。 表5-2 8线3线编码器功能表 3．译码器 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 表5-3是3线/8线译码器74LS138的功能表。 输 入 输 出 A B C 0 ? ?1 0 1 1 1 ?1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 ?????????0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 表5-3 4．数据选择器 数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。 表5-4是4选1数据选择器74LS153的功能表。 选通端 选择端 数据端 输出端 E Y 1 0 0 0 0 0 0 0 0 × × 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 × × × × × × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × × 0 0 1 0 1 0 1 0 1 表5-4 五、实验内容与步骤 1.全加器逻辑功能测试 将全加器的输入端，，分别接逻辑电平，输出，接状态显示灯（LED），按表5-1所列，，的状态，测试，的相应状态，将测试结果与表5