第3章硬件描述语言简介2讲义.ppt

§3.1 概述 HDL功能： 描述数字系统； 描述多个数字电路模块之间的连接，组合成一个较大的系统； 建立测试激励信号文件，在仿真环境中，对设计好的系统进行调试验证。 §3.1.1 VHDL定义及发展简介 什么是VHDL？ VHDL： VHSIC (Very High Speed Integrated Circuit) Hardware Description Language §3.1.1 VHDL定义及发展简介 VHDL定义及发展历程； Very High Speed Integrated Circuit Hardware Description Language:超高速集成电路硬件描述语言。 1980年开始在美国国防部的指导下开发； 1987.12?IEEE Std 1076-1987: VHDL’87 1993 更新为IEEE Std 1164-1993, VHDL’93 IEEE还成立了专门机构推广VHDL, VASG(VHDL Analysis and Standard Group) §3.1.1 VHDL定义及发展简介 VHDL作用： 1、VHDL打破软、硬件的界限。 传统的数字系统设计分为： 硬件设计（硬件设计人员） 软件设计（软件设计人员） VHDL是电子系统设计者和 EDA工具之间的界面。 EDA工具及 HDL的流行，使电子系统向集成化、大规模和高速度等方向发展。 美国硅谷约有80%的 ASIC和 FPGA/CPLD已采用 HDL进行设计。 §3.1.1 VHDL定义及发展简介 VHDL特点； 1、VHDL具有强大的语言结构，系统硬件描述能力强、设计效率高；具有较高的抽象描述能力。 2、VHDL语言可读性强，易于修改和发现错误。 3、VHDL具有丰富的仿真语句和库函数，可对VHDL源代码进行早期功能仿真，有利于大系统的设计与验证。 4、VHDL设计与硬件电路关系不大。 5、VHDL设计不依赖于器件，与工艺无关 。 6、移植性好。 7、VHDL体系符合TOP-DOWN和CE（并行工程）设计思想。 8、VHDL设计效率高，产品上市时间快，成本低。 9、易于ASIC实现。 §3.1.2 Verilog HDL概况及发展简介 Verilog HDL的定义 Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。该语言允许设计者进行各种级别的逻辑设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。 Verilog于1983年首创，1995年成为IEEE 1364-1995标准。 §3.1.2 Verilog HDL概况及发展简介 1983年:Gateway Design Automation公司在C语言的基础上，开发了Verilog HDL。 1989年，Cadence收购了GDA，1990年该公司成立OVI(Open Verilog International)组织，推广该语言。 1995年: IEEE制定了IEEE标准－IEEE 1364-1995标准。 2001年：发布了Verilog HDL 1364-2001标准，加入了Verilog HDL-A标准，使其具有描述模拟电路的能力。 其他HDL语言 其他HDL语言 最流行的HDL 语言是Verilog 和VHDL。 后来在其基础上又发展出了许多抽象程度更高的硬件描述语言，如SystemVerilog 、Superlog 、SystemC 和CoWare C 等。这些高级HDL语言的语法结构更加丰富，更适合用于系统级、功能级等高层次的设计描述和仿真。 §3.2 VHDL简介 VHDL设计简述 VHDL主要用于描述数字系统的结构、行为、功能和接口。 VHDL将一个设计(元件、电路、系统)分为： 外部（可视部分、端口） 内部（不可视部分、内部功能、算法） §3.2 VHDL简介 外部与内部： §3.2 VHDL简介 VHDL语言的一些基本特点： VHDL语言由保留关键字组成； 一般，VHDL语言对字母大小写不敏感； 例外：‘ ’、“ ”所括的字符、字符串； 每条VHDL语句由一个分号（；）结束； VHDL语言对空格不敏感，增加可读性； 在“--”之后的是VHDL的注释语句； VHDL有以下描述风格： 行为描述； 数据流（寄存器传输RTL）描述； 结构化描述； VHDL程序基本结构 基本结构包括： 实体（Entity） 结构体（Architecture） 配置（Configuration） 库（Library）、程序包（Package）