数字电子试卷研究.doc

系（部） 装订线 班 级 姓 名 学 号 计算机技术 专业 题号 一 二 三 四 五 六 七 合计 得分 阅卷人 数字电子技术试卷（A）卷 得 分 阅卷人 一、填空（15分） 1、数字电路按照是否有记忆功能通常可分为两类： 、 。 2、二进制示的十进制数为 ，相应的8421BCD码 为 。 3、51个“1”连续进行异或运算，其结果是 。 4、T触发器的特征方程为 。 5、一个10位地址码、8位输出的ROM，其存储容量为 。 6、能够实现“线与”的TTL门电路叫 门，能够实现“线与”的CMOS门电路叫 门。 7、一个JK触发器有 个稳态，它可存储 位二进制数。 8、一般ADC的转换过程由 、 、 和 四个步骤来完成。 得 分 阅卷人 二、判断题。正确的在括号内打“√”，错误的在括号内打“×”。（12分） 1、TTL或非门多余输入端可以接高电平。（ ） 2、寄存器属于组合逻辑电路。（ ） 3、555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（ ） 4、逻辑变量的取值，1比0大。（ ） 5、时序逻辑电路的输出状态与电路当前的输入变量组合有关，还与前一时刻电路的输出状态有关。 ( ) 6、RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（ ） 得 分 阅卷人 三、单项选择题（20分） 1、同步时序电路和异步时序电路比较，其差异在于后者 。 A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关 2、要使JK触发器的输出Q从1变成0，它的输入信号JK应为 。 A、00 B、01 C、10 D、无法确定 3、引起组合逻辑电路中竞争与冒险的原因 。 A、逻辑关系错 B、干扰信号 C、电路延时 D、电源不稳定 4、时序逻辑电路中一定是含 A、触发器 B、组合逻辑电路 C、移位寄存器 D、译码器 5、为实现D触发器转换为T触发器，图1的需框内应是 。 A、或非门 B、与非门 C、异或门 D、同或门 6、用个触发器构成计数器，可得到最大计数长度是 。 A、 B、 C、 D、 7、最小项的逻辑相邻项最小项是 。 A、 B、 C、 D、 8、十六路数据选择器，其地址输入端有 个。 A、16 B、2 C、4 D、8 9、一个八位D/A转换器的最小电压增量为0.01V，当输入代码，输出电压 为 V。 A、1.28 B、1.54 C、1.45 D、1.56 10、已知成立，根据对偶规则，正确的是 。 A、 B、 C、 D、无法确定 得 分 阅卷人 四、将下列函数化简成最简与或式（15分） 1、------用代数法化简 系（部） 装订线 班 级 姓 名 学 号 2、--------用卡诺图法化简 3、--------用卡诺图法化简 五、请画出图2电路的、的输出波形，假设触发器初始状态皆为0。（8分） 得 分 阅卷人 得 分 阅卷人 六、试用8选1数据选择器CC74HCT151和门电路设计一个多功能电路，其功能见表1（16分）。 输入 输出 ST A2 A1 A0 Y 1 × × × 0 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 CC74HCT151功能表 表1