基于S3CB0的数字存储示波器现代通信课程研究设计书方案书.docVIP

北京工业大学 现代通信课程设计报告 数字存储示波器 指导教师： 姓名： 学号： 前言 数字存储示波器是20世纪70年代初发展起来的一种新型示波器。这种类型的示波器可以方便地实现对模拟信号波形进行长期存储并能利用机内微处理器系统对存储的信号做进一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动测量以及多种复杂的处理。而我们此次要设计的便是一种简易的数字存储示波器。 我们设计的简易数字存储示波器实现的功能有对单一信道进行采样存储显示（包括正弦波和方波）、通过测量标尺测量波形的周期和频率，标尺可以左右自由移动。我们所用的硬件有试验箱上的S3C44B0微处理器、LCD显示屏、外围扩展的RAM和键盘、S3C44B0内置的模数转换器、DDS信号源。 一、设计要求及目的 1.1要求： 编写图形显示函数，采集由实验箱信号源输出的正弦、方波、DC等信号，经过处理后显示在LCD屏幕上 1.2 设计目的 了解LCD显示的基本原理 了解LCD的接口与控制方法 掌握LCD显示图形的方法 二、硬件介绍 2.1 S3C44B0模数转换器 S3C44B0具有8路模拟信号输入的10位模/数转化器（ADC）,它是一个逐次逼近型的ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10位逐次逼近寄存器（SAR），输出寄存器，还提供可编程选择的睡眠模式，以节省功耗。 图1 S3C44B0内部ADC结构图 它的主要特性如下： （1）分辨力：10位 （2）微分线性度误差：±1 LSB （3）积分线性度误差：±2 LSB（最大±3 LSB） （4）最大转换速率：100KSPS （5）输入电压范围：0-2.5V （6）输入带宽：0-100Hz（不具备采样保持（S/H）电路） （7）低功耗 2.2 S3C44B0 LCD控制器 S3C44B0X 中具有内置的LCD 控制器，它具有将显示缓存（在系统存储器中）中的LCD图象数据传输到外部LCD 驱动电路的逻辑功能。S3C44B0X 中内置的LCD 控制器可支持灰度LCD 和彩色LCD 。在灰度LCD 上，使用基于时间的抖动算法（time-based dithering algorithm ）和FRC (Frame Rate Control)方法，可以支持单色、4 级灰度和16 级灰度模式的灰度LCD ，在彩色LCD 上，可以支持256 级彩色。对于不同尺寸的LCD ，其具有不同数量的垂直和水平象素、数据接口的数据宽度、接口时间及刷新率，而LCD 控制器可以进行编程控制相应的寄存器值，以适应不同的LCD 显示板。 内置的LCD 控制器提供了下列外部接口信号： VFRAME: LCD 控制器和LCD 驱动器之间的帧同步信号。它通知LCD 屏新的一帧的显示，LCD 控制器在一个完整帧的显示后发出VFRAME 信号。 VLINE: LCD 控制器和LCD 驱动器间的同步脉冲信号，LCD 驱动器通过它来将水平移位寄存器中的内容显示到LCD 屏上。LCD 控制器在一整行数据全部传输到LCD 驱动器后发出VLINE 信号。 VCLK: 此信号为LCD 控制器和LCD 驱动器之间的象素时钟信号，LCD 控制器在VCLK的上升沿发送数据，LCD 驱动器在VCLK 的下降沿采样数据。 VM: LCD 驱动器所使用的交流信号。LCD 驱动器使用VM 信号改变用于打开或关闭象素的行和列电压的极性。VM 信号在每一帧触发，也在编程决定数量的VLINE 信号触发。 VD[3:0]:LCD 象素数据输出端口。 VD[7:4]:LCD 象素数据输出端口。 图2 LCD控制器结构图 注：在本设计中，LCD选用的是320×240彩色 2.3 S3C44B0键盘驱动 本系统使用一个4*4键盘阵列，GPG7—GPG4输出扫描信号，GPF8—GPF5回读扫描值。在键盘扫描时，分别将GPG7—GPG5置为逻辑低，如果有键按下，则可从所对应GPF8—GPF5读到一个逻辑低电平。键盘的消抖由软件实现，在处理器发现有键按下后，延迟一段时间在读一次键值，如果两次得到的键值相同则认为该键被按下一次，若不同，则认为得到的键值是由于抖动引起的。键盘允许键值的自动重复，即按住一个键不放会多次得到相同的键值并多次进行相应的操作。 三、软件设计 3.1 设计思路 本设计总共有3个模块：ADC模块、LCD模块、键盘模块，所以在整体系统集成之间需要对3个模块分别调试。 （1）ADC调试: ADC调试中需要设置好主时钟MCLK，因为ADC完成一次采样至少需要16个周期，10位数字量的转换时间如下： 1/Time=MCLK/(2*(rADCPSR+1))/16 其中rADCPSR是预分频，我们选择的是20，可见，MCLK越大，转换时间越短，采样