电子电路CAD五.pptVIP

电子电路CAD（五） 本节要求 熟悉关于逻辑模拟和数/模混合模拟的相关概念 掌握逻辑模拟的信号源设置和参数设置及波形显示 掌握逻辑模拟的最坏情况分析 掌握数/模混合电路的模拟 逻辑模拟模块的功能 模拟分析数字电路输入和输出之间的逻辑关系 模拟分析数字电路的延迟特性 进行数模混合模拟，分别显示出电路内部的模拟信号和数字信号波形分析结果 进行最坏情况逻辑分析及检查电路中是否存在竞争冒险等现象 6.1 概述 电路节点的分类： 1）模拟型节点 2）数字型节点 3）接口型节点 数字型节点的逻辑状态 0：低电平 1：高电平 R:rising,0-1,上升沿 F:falling,1-0，下降沿 X：不确定 Z：高阻状态 数字型节点的逻辑强度 PSpice将数字信号的强度分成64级，由弱到强依次为0，1，2，。。63 最强为外加激励源提供的激励信号电平，最弱为“Z”高阻态。 当有多个不同强度的信号作用于同一节点，其节点的逻辑状态由最强的数字信号决定；如果作用于同一节点的几个数字信号其强度相同，而逻辑状态不同，则该点的逻辑状态为不确定：X。 传输延迟 最小延迟时间、典型延迟时间和最大延迟时间 激励信号的种类 一般激励信号（digital signal stimulus）：一位信号 时钟信号（clock stimulus）：规则的一位周期信号 总线激励信号（digital bus stimulus）：2、4、8、16、32位 数/模接口等效电路 PSpice A/D处理接口型节点的方法就是为数字逻辑单元库中的每一个基本逻辑单元同时配备AtoD和DtoA两类接口型等效子电路。 A：analog D：digital 如图6.2（P164） 接口子电路模型级别 对于不同的分析要求，根据模型精度的不同，每一个AtoD和DtoA子电路模型均分为4个级别：AtoD1，…,AtoD4，和DtoA1，…,DtoA4。 AtoD模型 精细模型： AtoD1, AtoD3(0,1,R,F,X) 简单模型： AtoD2, AtoD4（0，1） DtoA模型 只对HC/HCL系列逻辑单元有区别 简单模型：DtoA1，DtoA2，适用于5V电源和25oC条件下的模拟信号输出 精细模型：DtoA3，DtoA4，适用于2-6V电源电压，对工作温度无要求。 DtoA、AtoD的组合 6.2 逻辑模拟 逻辑模拟步骤： 1）逻辑原理图的生成 2）逻辑模拟 3）逻辑模拟结果分析 1）逻辑原理图的生成 新建项目文件，绘制电路图，设置输入信号激励波形 逻辑模拟的关键问题：如何根据模拟要求，设置合适的激励源 逻辑激励源 SOURCE和SOURCETM提供4大类17种不同的逻辑激励信号源 (1) SOURCE库中的数字激励源 提供时钟信号，即单一周期波形 按照修改元器件属性即可修改波形 DigClock参数 Offtime：一个周期内低电平持续时间 Ontime：一个周期内高电平持续时间 Delay：延迟时间 Startval：t=0时时钟信号初值 OPPval：时钟高电平状态 (2) SOURCE库中的数字激励源 由波形描述文件产生的波形 波形文件的编辑 在capture中选择file—new—text file 取名与工程文件名相同，*.stl (3) SOURCE库中的数字激励源 按照元器件属性即可修改波形 (4)SOURCETIM库中的激励源 人机交互形式进行波形编辑 在选中元器件的时候选择Edit-PSpice Stimulus Clock的选项 1位数值比较器电路原理图(6.15) AB，F1=“1” A=B，F2=“1” AB，F3=“1” A、B激励源的设置 A：周期300ns，脉宽150ns B：周期100ns，脉宽50ns 2）逻辑模拟 确定分析类型和指定模拟时间，设置逻辑模拟分析参数，启动逻辑分析过程 确定分析类型和模拟时间 设置逻辑模拟分析参数(options) A、B激励源的情况 A：周期300ns，脉宽150ns B：周期100ns，脉宽50ns 选择分析类型为瞬态分析 分析时间1000ns，即可进行3次比较功能检验 3）逻辑模拟结果分析 结果显示，分析逻辑模拟功能关系，确定延迟参数等 AB，F1=“1” A=B，F2=“1” AB，F3=“1” P174例子6.19 移位寄存器的模拟 总线的放置 菜单Place--Bus 总线的命名规则 总线名称[m..n] 例如： Q[3..0], Q[0..3],A[3:0],A[0:3] 总线名称的放置： Place net alias 总线引入线的绘制 Bus Entry 的名称放置也用place net alias，可点击右键使其旋转 不规则信号的表示方法 CLR的低电平时间为1us 方法1：可用