电气EDA15实验指导书.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电气EDA15实验指导书

目录 实验一 QuartusII软件应用………………………………………1 实验二 VHDL软件设计…………………………………………2 实验三3-8译码器………………………………………………… 实验四 组合逻辑电路的VHDL描述 实验五 触发器的VHDL描述 实验六 扫描显示驱动电路 实验七 VHDL硬件设计 实验八 函数信号发生器 实验一QuartusII软件应用 一、实验目的 1、熟悉EDA开发平台的基本操作。 2、掌握EDA开发工具的图形设计方法。 3、掌握图形设计的编译与验证方法。 二、实验仪器   PC机一台 QuartusII 软件 三、实验内容 1、实验原理图:建立一个4-bit 计数器图形设计文件(如图1.1示); 图 1.1 图形设计例图 对上述计数器进行功能和时间仿真,验证其功能并测试其最高工作频率。 利用向导创建一个新器件(6位全加器:使能、流水线等参数自行设定)。 2、实验步骤: ①新建一个文件夹,一般在F盘里。 ②打开QuartusII软件,选择File/New,在弹出的窗口中选Device Design Files选项卡,再选择Block Diagram/Schematic 选项,单击OK后打开图形编辑窗口。 ③ 选择File/Save As命令,保存文件在已经创建的文件夹里。当出现询问是否创建工程的窗口,应当单击是进入创建工程流程,否则要重新创建工程把文件添加进去。 ④打开工程中的原理图文件,在原理图编辑窗口的任何一个位置右击,将出现快捷菜单,选择Insert /Symbol命令,出现元件输入对话框,选择相应的器件,并连接好电路,然后分别在input和output 的PIN NAME上双击使其变黑色,再分别输入引脚名。 ⑤选择Processing/Start Compilation命令,进行全程编译。 ⑥打开波形编辑器,选择File/New,在New中选择Other Files中的 Vector Waveform File 选项,单击OK,出现空白的波形编译窗口 ⑦选择File/Save As命令,存盘。文件名一定要与原理图文件名一致。 然后添加相应的端口信号节点到波形编辑器中,设置合理的输入信号。 ⑧ 选择Processing/Start Simulation,进行波形仿真。 ⑨选择Processing/Classic Timing Analyzer Tool测试最高工作频率。 ⑩选择Tools/MegaWizard Plug-In Manager,根据向导提示创建一个6位全加器。 3、实验结果记录: 打印出实验原理图与仿真波形图,写出最高工作频率,打印出利用向导创建的新器件的图形,完成实验报告 四、实验研究与思考 1、延迟时间分析、最高工作频率分析等时间分析有何重要性? 2、流水线的作用是什么?对那些性能有影响? 2、功能仿真、验证起到什么作用? 实验二 VHDL软件设计 一、实验目的 1、熟悉EDA开发平台的基本操作。 2、掌握EDA开发工具的VHDL设计方法。 3、掌握硬件描述语言设计的编译与验证方法。 二、实验仪器   PC机一台 QuartusII 软件 三、实验内容 1、24进制加法计数器的程序: LIBRARY Ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY count24 IS PORT(en,clk: IN STD_LOGIC; qa: out STD_LOGIC_VECTOR(3 DOWNTO 0); --个位数计数 qb: out STD_LOGIC_VECTOR(1 DOWNTO 0)); --十位数计数 END count24; ARCHITECTURE a1 OF count24 IS BEGIN process(clk) variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0); variable tmb: STD_LOGIC_VECTOR(1 DOWNTO 0); begin if clkevent and clk=1 then if en=1 then if tma=1001 then tma:=0000;tmb:=tmb+1; Elsif tmb=10 and tma=0011 then tma:=0000; tmb:=00; else tma:=tma+1; end if;

文档评论(0)

haihang2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档